这 f
LASH
370i 家族 和
Warp2
9
至 demonst比率 这个 inefficiency, 考虑 一个 macrocell 那
needs five 产品 条款 至 执行 它的 逻辑. 二 产品
期 clusters 和 一个 总的 的 第八 有 产品 条款 是
需要. 这个 wastes 这 resources 的 三 产品条款
从 这 borrowed cluster自从 这些 产品 条款 能 不
是 rerouted 至 另一 macrocell.
这 max7000™ 产品期 allocator 描述 (
图-
ure 13
) 显示 这 使用 的expander 条款.Expander条款
准许 二passes 通过 这 array 这个 能 生产 非常
高 capacity. 这些 expanders 是 也 shared among 所有
产品 条款 在 这 lab. 这 问题 和 使用 这 expand-
ers 是 在 这 额外的 传播 延迟 的 二 passes
通过 这 排列. 这个 complicates 这 定时 模型 和 links
这 效能 的 这 设备 至 这 使用 的 这 expander
产品 条款. 作 和 这 mach 产品 期 allocator, 这
max7000 allocator 也 有 five 产品 期 clusters. 它
因此 suffers 从 这 一样 问题 的 产品 期
wasting 当 更多 比 一个 cluster 是 routed 至 一个 macrocell.
这 f
LASH
370i 产品 期 allocator 提供 这 大多数 ef-
fective 方法 的 steering 和 分享 产品 条款. 这
传播 的 信号 通过 这 产品期 allocator 是
独立 的 这 号码 的 产品 terms allocated 至 各自
macrocell. additionally 这 flexibility 的 这个 产品 期 allo-
cator, 和 这 pim, 使能 一个 change 在 这 设计 没有 一个
修改 至 这 外部 引脚 的 这 设备. 那里 是 非
需要 为 输入 和 输出 转变 matrices, 这个 增加 extra
延迟 和 降级 效能.
这 定时 模型 的 这 f
LASH
370i 家族 是 far simpler 比
为 其它cpld 解决方案为 二 reasons. first, 所有 输入 sig-
nals 在 这 lab通过 通过 这 pim. 这个 包含所有 在-
放/输出, 喂养backs f只读存储器 macrocell 输出, 和dedicat-
ed 输入. secondly,这 传播 时间 通过 这 产品
期 allocator 是 独立 的 这 号码 的 产品 条款
allocated 至 一个 macrocell. 作 一个 结果, 那里 是 非 expander
延迟, 非 专心致志的 相比 输入/输出管脚 延迟, 非 pen-
alties 为 使用 向上 至 16 产品 条款, 或者 非 延迟 penalties
为 steering 和 或者 分享 产品 条款. 这 f
LASH
370i
家族 的 产品 提供 定时 作 predictable 作plds 像
这 22v10.
这 pim 在 这 f
LASH
370i 是 设计 至 approach 这 100
百分比 routability 的 这 排列 based interconnect 但是 不
制造 所以 宽 那 效能 和 消逝 大小 suffered.
使用
Warp
™ 至 设计 和 这 f
LASH
370i
开发 软件 是 极其 重要的 为 使容易 的 使用
和 效率 的 resource allocation 当 designing 和
cplds. cypress 提供 二 软件 packages that 将 全部地
支持 这 f
LASH
370i 家族 的 产品 作 好 作所有 其它
plds 和 状态 机器 proms.
Warp2
提供 全部 vhdl
language 支持 这个 是 becoming 这 工业 标准 为
describing 硬件 设计. 一个 函数的 simulator 是 也
提供.
Warp3
additionally 包含 图式 俘获
和 精确的 定时 simulation 能力.
这 simplified 定时 模型 的 这 f
LASH
370i 常常 制造
精确的 德州仪器ming simulation unnecessary 因为 每formance
能 是 predicted 直接地 从 这 数据手册. 因此 这
函数的 simulator 的
Warp2
将 是 一个 费用 有效的 设计
解决方案. 和
Warp
非 手工的 intervention 为 fitting 这 de-
signs 在 这 设备 是需要. 在 addition 至
Warp
,
客户 也 有 第三 群 支持 从 一个 多样性 的 ven-
dors.
Warp
产品 引领 在 vhdl 设计 和 automatically 合适
它们 在 这 选择 设备. 这 下列的 部分 explains
如何 至 exploit 这特定的特性 的 这 f
LASH
370i 和
vhdl. 一个 thorough treatment 的 vhdl常数ructs 是 建立 在
这
Warp2
涉及 毫安nual. topics covered here 是: (1)
使用 这 单独的/翻倍 注册 选项 为 这 专心致志的
输入, 和 registering 信号 从 这 io 管脚, (2) 使用 这
时钟 极性 mux 特性, (3) 描述 注册 相比
latched 相比 combinatorial 输出, (4) 使用 这 输出 en-
能 特性, (5) 使用 这异步的 前设置/重置 特性,
和 (6) 使用 这 buried 寄存器 作 为 这 (372/4/6).
至 寄存器 这 专心致志的 输入 一个 或者 二 信号 必须 是
定义 至 代表 这 额外的 nodes 为 一个 和 二
寄存器 各自. 附录 一个 demonstrates 如何 至 使用
单独的 和 翻倍注册 输入 为 一个 4 位 loadable
计数器. 在
proc2
, reset1 和 reset2 是 这 输出 的
这 第一 和 second 寄存器. 它 需要 2passes 通过
proc2
至 活动 reset2. 信号 reset2 是 然后使用 在
proc1
至 执行 这 重置.
Proc2
additionally 寄存器 这
数据 至 是 承载 和 这 陈述
regin <=温度.dat
.
这 信号 regin 是 然后使用 在 处理
Proc1
至 加载 这
计数器 和这 陈述
温度.cnt <= regin
. 如果 这
一样 时钟 是 使用为 这 输入 作 为 这 状态 寄存器,
然后 这 陈述 在 处理
proc2
可以 是 组成公司的
在
proc1
和 仅有的 一个 process 是 需要ed. 这 分派
的 这 entity 输出 管脚 是 处理 用 这 instantiation 的 这
bufoe
组件 (called 在 这 陈述
使用 工作.rtlp-
kg.所有
), 这个 takes 这 信号 温度.cnt 作 输入 和
transfers 它 至 这 输出 (在 这个 情况 called 计数)当
这 输出 使能 控制 (called outen) 是 高. 寄存器-
ing 这 输入 从 这 输入/输出 管脚 是 更好的 suited 为 这
图示 13. 最大值 产品 期 allocator
描述
并行的 逻辑
Expanders
5
5
Shared
Expanders
增加 延迟
至 macrocell
: 点此下载
