rev. 0
AD7888
–14–
微处理器 接合
这 串行 接口 在 这 ad7888 准许 这 部分 至 是 直接地
连接 至 一个 范围 的 许多 不同的 微处理器. 这个
部分 explains 如何 至 接口 这 ad7888 和 一些 的 这
更多 一般 微控制器 和 dsp 串行 接口 protocols.
ad7888 至 tms320c5x
这 串行 接口 在 这 tms320c5x 使用 一个 持续的 串行
时钟 和 框架 同步 信号 至 同步 这 数据
转移 行动 和 附带的 设备 像 这 ad7888.
这
CS
输入 准许 容易 接合 和 一个 反相器 在
这 串行 时钟 的 这 tms320c5x 和 这 ad7888 正在 这
仅有的 glue 逻辑 必需的. 这 串行 端口 的 这 tms320c5x 是
设置 向上 至 运作 在 burst 模式 和 内部的 clkx (tx 串行
时钟) 和 fsx (tx 框架 同步). 这 串行 端口 控制 寄存器
(spc) must 有 这 下列的 建制: fo = 0, fsm = 1, mcm
= 1 和 txm = 1. 这 连接 图解 是 显示 在 图示 17.
AD7888*
DOUT
DIN
SCLK
CS
TMS320C5x*
*additional 管脚 omitted 为 clarity
CLKX
CLKR
DR
DT
FSX
FSR
图示 17. 接合 至 这 tms320c5x
ad7888 至 adsp-21xx
这 adsp-21xx 家族 的 dsps 是 连接 至 这AD7888
和 一个 反相器在 这 串行 时钟 的 这 adsp-21xx
和 这ad7888. 这个 是 这 仅有的 glue 逻辑 必需的. 这 sport
控制 寄存器 应当 是 设置 向上 作 跟随:
tfsw = rfsw = 1, alternate framing
invrfs = invtfs = 1, 起作用的 低 框架 信号
dtype = 00, 正确的 justify 数据
slen = 1111, 16-位 数据 words
isclk = 1, 内部的 串行 时钟
tfsr = rfsr = 1, 框架 每 文字
irfs = 0
itfs = 1
这 连接 图解 是 显示 在 图示 18. 这 adsp-
21xx 有 这 tfs 和 rfs 的 这 sport 系 一起 和
tfs 设置 作 一个 输出 和 rfs 设置 作 在 输入. 这 dsp oper-
ated 在 alternate framing 模式 和 这 sport 控制 reg-
ister 是 设置 向上 作 描述. 这 框架 同步 信号
发生 在 这 tfs 是 系 至
CS
和, 作 和 所有 信号 pro-
cessing 产品, 等距 抽样 是 需要. 如何-
总是, 在 这个 例子 这 计时器 中断 是 使用 至 控制 这
抽样 比率 的 这 模数转换器 和, 下面 确实 情况, equi-
distant 抽样 将 不 是 达到.
这 计时器 寄存器, 等., 是 承载 和 一个 值 那 将
提供 一个 中断 在 这 必需的 样本 间隔. 当 一个
中断 是 received, 一个 值 是 transmitted 和 tfs/dt (模数转换器
控制 文字). 这 tfs 是 使用 至 控制 这 rfs 和 hence
这 读 的 数据. 这 频率 的 这 串行 时钟 是 设置 在
这 sclkdiv 寄存器. 当 这 操作指南 至 transmit 和
tfs 是 给, (i.e., ax0 = tx0), 这 状态 的 这 sclk 是 审查.
这 dsp 将 wait 直到 这 sclk 有 gone 高, 低 和 高
在之前 传递 将 开始. 如果 这 计时器 和 sclk 值 是
选择 此类 那 这 操作指南 至 transmit occurs 在 或者 near
这 rising 边缘 的 sclk, 这 数据 将 是 transmitted 或者 它 将
wait 直到 这 next 时钟 边缘.
为 例子, 这 adsp-2111 有 一个 主控 时钟 频率 的
16 mhz. 如果 这 sclkdiv 寄存器 是 承载 和 这 值 3, 一个
sclk 的 2 mhz 是 得到, 和 第八 主控 时钟 时期 将
elapse 为 每 一个 sclk 时期. 如果 这 计时器 寄存器 是
承载 和 这 值 803, 然后 100.5 sclks 将 出现 在
中断 和 subsequently 在 transmit 说明. 这
situation 将 结果 在 nonequidistant 抽样 作 这 transmit
操作指南 是 occurring 在 一个 sclk 边缘. 如果 这 号码 的 sclks
在 中断 是 不 一个 图示 的 n.5, 等距 抽样
将 是 执行 用 这 dsp.
AD7888*
DOUT
DIN
SCLK
CS
*additional 管脚 omitted 为 clarity
SCLK
DR
DT
RFS
TFS
adsp-21xx*
图示 18. 接合 至 这 adsp-21xx
ad7888 至 dsp56xxx
这 连接 图解 在 图示 19 显示 如何 这 ad7888
能 是 连接 至 这 ssi (同步的 串行 接口) 的
这 dsp56xxx 家族 的 dsps 从 motorola. 这 ssi 是 oper-
ated 在 同步的 模式 (syn 位 在 crb = 1) 和 inter-
nally 发生 1-位 时钟 时期 框架 同步 为 两个都 tx 和
rx (位 fsl1 = 1 和 fsl0 = 0 在 crb). 设置 这 文字 长度
至 16 用 设置 位 wl1 = 1 和 wl0 = 0 在 cra. 一个 在-
verter 是 也 需要 在 这 sclk 从 这 dsp56xxx
和 这 sclk 管脚 的 这 ad7888 作 显示 在 图示 19.
DOUT
DIN
SCLK
CS
*additional 管脚 omitted 为 clarity
DSP56xxx*AD7888*
SCK
SRD
标准
SC2
图示 19. 接合 至 这 dsp56xxx
: 点此下载
