ADP3088
–9–rev. prk
初步的 技术的 数据
tor 的 合理的 质量, 这 柱子 设置 电容 可以
是 选择 至 是 c
HF
= 4.7 pf.
一个 一般 目的 应用 电路 是 显示 在 图示 2.
SW
DRV
FB
在
地
竞赛
ADP3088
VOUT
1.5v
6.8
µ
H
R
一个
10k
Ω
R
B
48.7k
Ω
R
C
10k
Ω
C
C
470pF
在
地
10µF
MLCC
C
HF
4.7pf
1µF
MLCC
5V
1A
肖特基
图示 2. +5 v 至 1.5 v, 一般 目的 应用
另一 应用 电路 特性 一个 电压 倒置 和
规章制度 设计 此类 那 这 输出 电压 是 负的,
看 图示 3. 负的 输出 电压 是 允许 在 这
情况 那 这 输入 加 这 输出 电压 做 不 超过
这 比率 的 这 设备. 在 这 电压 反相的 configura-
tion, 这 地面 涉及 的 这 adp3088 是 这 负的
输出 电压 和 这 常规的 输出 电压 要点 是
系 至 地面. 运作 是 bootstrapped: 这 电源 con-
verter behaves 作 如果 这 输入 电压 是 equal 至 这
真实的 输入 电压 加 这 巨大 的 这 输出 volt-
age 和 作 如果 这 输出 电压 是 不 inverted. 这个
implies 那 它 是 可能 至 有 这 输入 电压 是 较少
比 这 巨大 的 这 输出 电压 - 提供 那
这 输入 电压 alone 是 sufficient 至 开始 这 运作 的
这 ic - i.e., 在之前 这 负的 输出 电压 有 被
开发. (这 电路 在下 和 一个 -3.3v 输出 工作
fine 在 一个 输入 范围 从 2.5 v 至 7.5 v.) 自从 这
adp3088 特性 一个 电流 控制 循环, 这 反馈
效应 的 essentially boosting 这 输入 电压 atop 这 输出-
放 (和 遵守 至 这 地面 连接 的 这
adp3088) 是 减少 至 一个 negligible 第二-顺序 效应.
SW
DRV
FB
在
地
竞赛
ADP3088
-3.3v
4.7
µ
H
R
一个
10k
Ω
R
B
3.04k
Ω
R
C
20k
Ω
C
C
220pF
1A
肖特基
在
地
10µF
MLCC
+
C
HF
4.7pf
1µF
MLCC
+
5V
图示 3. +5v 至 -3.3v, 一般 目的 反相的
应用
电压 安置 设计
为 数字的 负载 一个 不同的 补偿 技巧 是 rec-
ommended 那 involves implementing "电压 位置-
ing", 那 是 now commonly 使用 在 cpus 但是 是 equally
适用 至 任何 动态 设备. 电压 安置 是 这
intentional 和 控制 变化 的 输出 电压 和
加载 电流, 此类 那 这 电源 供应 呈现 至 有 一个
substantial 输出 阻抗. 这 关键 至 电压 安置
optimization 为 一个 数字的 加载 是 至 degenerate 这 循环 增益
just 足够的 所以 那 这 静态的 加载 规章制度 准许 一个 类似的
电压 背离 和 电流 作 将 是 这 顶峰 电压
背离,
∆
V
O
, 那 可以 不 是 避免 在 这 事件 那
一个 步伐 改变 的 电流 是 至 出现 甚至 如果 这 循环
回馈 是 instantaneous. 这 reason 为 甚至 一个 在-
stantaneous 回馈 在 这 控制 循环 准许 一个 输出
电压 背离 是 那 这 回转-比率 的 电流 在 这 输出-
放 是 限制 用 至 这 inductor, 和 一个 相应的 dy-
namic burden 是 放置 在 这 输出 电容 至 维持
这 输出 电压. 因此, inductor 值 minimization
是 desired 两个都 为 concern 的 它的 大小 和 费用, 和 也 至
maximize 这 回转 比率 的 电流 至 这 输出 所以 那 一个
小 输出 电容 是 需要.
至 执行 电压 安置, 一个 电阻, r
FB
, 应当
是 放置 在 这 竞赛 和 fb 管脚 符合 至 这
formula:
OA
FB
MOD O
IR
R
gV
∆
=
×∆
(17)
在哪里 g
MOD
是 这 modulator 增益 和
∆
I
O
必须 是 assessed
在 这 全部 运行 加载 范围 作 这 区别 是-
tween 最大 和 最小 加载. c
O
必须 是 选择 在
least 大 足够的 至 支持 这 targeted
∆
V
O
符合 至
这 早期 陈述 formula governing 这 relationship 是-
tween 最小 输出 电容, 电压 背离, 和
加载 电流. 在 顺序 至 确保 那 这 输出 电压 将
是 constrained 在里面 这 限制 的
∆
V
O
, 这 限制
指出 早期 为 psm hysteretic 波纹 如果 适用 在 这
运行 加载 范围 和 等效串联电阻. 也 一个 experimental ad-
justment downward 至 这 值 的 r
B
将 是 需要, 作
这 直流 偏差 要点 的 这 竞赛 node 是 通常地 一个 little
高等级的 比 v
REF
, 这个 将 结果 在 一个 slight downward
变换 的 这 名义上的 输出 电压.
having 选择 这个 设计 approach, 这 序列 rc 的 这
补偿 网络 能 是 移除 和 这 单独的 re-
maining 电容, c
HF
, 应当 是 增加 至 approxi-
mately:
O
HF
FB
CESR
C
R
×
=
(18)
如果 一个 mlc 电容 是 使用 为 c
O
, 这 值 的 c
HF
might
是 计算 至 是 较少 比 一个 few picofarads, 在 这个 情况
它 是 推荐 至 使用 一个 4.7~10 pf 电容. 这 为-
mula 是 获得 从 一个 专利的 设计 技巧 called
ADOPT
TM
- 相似物 设备' 最优的 安置 tech-
nology. 这个 creates 交流 和 直流 阻抗 相一致,
和 这 增加 complexity 的 这 直流 规章制度 设计 是
moderated 用 这 simplicity 的 这 频率 compensa-
tion.
在 这个 设计 approach, 在 高等级的 电流 这 输出 volt-
age 将 是 appreciably 更小的 比 在 低 电流. 这个 是
相等的 至 saying 那 这 加载 规章制度 呈现 至 是
poor. 但是, paradoxically perhaps 至 这 用户 unfamiliar 和
电压 安置, 这 整体的 containment 的 电压
在里面 一个 给 window 将 是 改进, 和 那 tends 至
是 的 特别 重要 在 许多 高级地 动态
负载.
这 应用 电路 在 图示 4 特性 一个 3.3 v 输入
和 一个 2.5 v 输出 在 100~400 毫安 这个 constrains 这
: 点此下载
