5
uc1855a/b
uc2855a/b
uc3855a/b
gtout:
这 输出 的 这 PWM 是 一个 1.5a 顶峰 totem
柱子 场效应晶体管 门 驱动器 在 gtout. 一个 序列 电阻
在 GTOUT 和 这 场效应晶体管 门 的 在 least 10
ohms 应当 是 使用 至 限制 这 越过 在 gtout.
在 增加, 一个 低 V
F
肖特基 二极管 应当 是 连接
在 GTOUT 和 地 至 限制 undershoot 和 possi-
ble erratic 运作.
iac:
这个 是 一个 电流 输入 至 这 乘法器. 这 电流
在 这个 管脚 应当 correspond 至 这 instantaneous
值 的 这 调整的 交流 输入 线条 电压. 这个 是 accom-
plished 用 连接 一个 电阻 直接地 在 IAC 和
这 调整的 输入 线条 电压. 这 名义上的 650mV 水平的
呈现 在 IAC negates 这 需要 为 任何 额外的 com-
pensating 电阻器 至 accommodate 为 这 零 交叉-
ings 的 这 线条. 一个 电流 equal 至 一个 fourth 的 这 IAC
电流 形式 一个 的 这 inductor 电流 synthesizer 在-
puts.
imo:
这个 是 这 输出 的 这 乘法器, 和 这 非-
反相的 输入 的 这 电流 放大器. 自从 这个 输出 是
一个 电流, 连接 一个 电阻 在 这个 管脚 和 地面
equal 在 值 至 这 输入 电阻 的 这 电流 放大器.
这 一般 模式 运行 范围 为 这个 管脚 是
−
0.3v
至 5v.
ion:
这个 管脚 是 这 电流 感觉到 输入. 它 应当 是
连接 至 这 secondary 一侧 输出 的 一个 电流
感觉到 变压器 谁的 primary winding 是 在 序列
和 这 boost 转变. 这 resultant 信号 应用 至 这个
输入 是 缓冲 和 水平的 shifted 向上 一个 二极管 至 这 CI ca-
pacitor 在 这 CI 管脚. 这 ION 缓存区 有 一个 源 仅有的
输出. 释放 的 这 CI cap 是 使能 通过 这
电流 synthesizer 电路系统. 这 电流 sense trans-
former 末端 电阻 应当 是 设计 至 获得
一个 1V 输入 信号 振幅 在 顶峰 转变 电流.
ovp:
这个 管脚 senses 这 boost 输出 电压 通过 一个
电压 分隔物. 这 使能 比较器 输入 是 TTL com-
patible 和 能 是 使用 作 一个 偏远的 关闭 端口. 一个
电压 水平的 在下 1.8v, 使不能运转 V
REF
, 振荡器, 和
这 PWM 电路系统 通过 这 使能 比较器. 在
1.8v 和 V
REF
(7.5v) 这 UC1855 是 使能. 电压
水平 在之上 7.5v 将 设置 这 PWM 获得 通过 这 hystere-
tic OVP 比较器 和 使不能运转 两个都 ZVTOUT 和
GTOUT 直到 这 OVP 水平的 有 decayed 用 这 名义上的
hysteresis 的 400mv. 如果 这 电压 分隔物 是 设计 至
initiate 一个 OVP 故障 在 5% 的 ov, 这 内部的 hysteresis
使能 正常的 运作 又一次 当 这 输出 电压
有 reached 它的 名义上的 规章制度 水平的. 两个都 这 OVP
和 使能 comparators 有 直接 logical 连接
至 这 PWM 输出 和 展览 典型 传播 延迟
的 200ns.
REF
:
REF 是 这 输出 的 这 精确 涉及. 这
输出 是 有能力 的 供应 25mA 至 附带的 cir-
cuitry 和 是 内部 短的 电路 电流 限制. REF 是
无能 和 低 whenever VCC 是 在下 这 UVLO
门槛, 和 当 OVP 是 在下 1.8v. 一个 REF “GOOD”
比较器 senses REF 和 使不能运转 这 平台 直到
REF 有 attained 大概 90% 的 它的 名义上的
值. 绕过 REF 至 地 和 一个 0.1
µ
F 或者 大 ce-
ramic 电容 为 最好的 稳固.
rvs:
这 名义上的 3V 信号 呈现 在 这 VSENSE 管脚
是 缓冲 和 brought 输出 至 这 RVS 管脚. 一个 电流 pro-
portional 至 这 输出 电压 是 发生 用 连接-
ing 一个 电阻 在 这个 管脚 和 地. 这个 电流
形式 这 第二 输入 至 这 电流 synthesizer.
VAO
: 这个 是 这 输出 的 这 电压 放大器. 在 一个
给 输入 RMS 电压, 这 电压 在 这个 管脚 将 相异
直接地 和 这 输出 加载. 这 输出 摆动 是 限制
从 大概 100mV 至 6v. 电压 水平 在下
1.5v 在 这个 管脚 将 inhibit 这 乘法器 输出.
VCC
: 积极的 供应 栏杆 为 这 ic. 绕过 这个 管脚 至
地 和 一个 1
µ
F 低 esl, 等效串联电阻 陶瓷的 电容. 这个
管脚 是 内部 clamped 至 20v. 电流 在 这个 clamp
应当 是 限制 至 较少 比 10ma. 这 UC1855A 有 一个
15.5v (名义上的) 转变 在 门槛 和 6 伏特 的 hystere-
sis 当 这 UC1855B 转变 在 在 10.5v 和 500mV 的
hysteresis.
电压有效值:
这个 管脚 是 这 feedforward 线条 电压 compen-
sation 输入 至 这 乘法器. 一个 电压 在 电压有效值 propor-
tional 至 这 交流 输入 RMS 电压 commands 这
乘法器 至 改变 这 电流 command 信号 用
1/电压有效值
2
至 维持 一个 常量 电源 balance. 这 在-
放 至 电压有效值 是 一般地 获得 从 一个 二 柱子 低
通过 过滤/电压 分隔物 连接 至 这 调整的 交流
输入 电压. 这个 特性 准许 普遍的 输入 供应
电压 运作 和 faster 回馈 至 输入 线条 fluc-
tuations 为 这 PFC boost preregulator. 为 大多数 de-
signs, 一个 电压 水平的 的 1.5v 在 这个 管脚 应当
correspond 至 低 线条, 和 4.7v 为 高 线条. 这 输入
范围 为 这个 管脚 extends 从 0 至 5.5v.
VSENSE
: 这个 管脚 是 这 反相的 输入 的 这 电压
放大器 和 serves 作 这 输出 电压 反馈 要点
为 这 PFC boost 转换器. 它 senses 这 输出 电压
通过 一个 电压 分隔物 这个 生产 一个 名义上的 3v.
这 电压 循环 补偿 是 正常情况下 连接
在 这个 管脚 和 vao. 这 VSENSE 管脚 必须 是
在之上 1.5v 在 25°c, (1.9v 在 –55°c) 为 这 电流 syn-
thesizer 至 工作 合适的.
管脚 描述 (内容.)
: 点此下载
