hm538253b/hm538254b 序列
14
内存. whether i/o 数据 是 transferred 或者 不 取决于 在 这 相应的 i/o 水平的 (掩饰 data) 在 这 下落
边缘 的
RAS
. 这个 掩饰 转移 运作 是 这 一样 作 一个 掩饰 写 运作 在 内存 循环, 所以 这
persistent 模式 能 是 supported.
这 行 地址 的 数据 transferred 在 内存 是 决定 用 这 地址 在 这 下落 边缘 的
RAS
. 这
column 地址 是 指定 作 这 第一 地址 为 串行 写 之后 terminating 这个 循环. 也 在 这个 循环,
sam 进入 变为 使能 之后 t
SRD
(最小值) 之后
RAS
变为 高. sam 进入 是 inhibited 在
RAS
低. 在 这个 时期, sc 必须 不 是 risen.
数据 transferred 至 sam 用 读 转移 循环 或者 分割 读 转移 循环 能 是 写 至 其它 地址 的
内存 用 写 转移 循环. 不管怎样, 这 地址 至 写 数据 必须 是 这 一样 作 那 的 这 读 转移
循环 或者 这 分割 读 转移 循环 (行 地址 ax8). 图示 4 显示 这 例子 的 行 位 数据 转移.
在 情况 ax8 是 0, 数据 不能 是 transferred 内存 地址 在里面 这 范围 的 100000000 至 111111111.
一样 作 这 情况 的 ax8 = 1.
A8 A0
000000000
100000000
011111111
111111111
(行 地址)
........
A8 A0
000000000
100000000
011111111
111111111
........ 可能
Impossible
(读 转移 循环)
(写 转移 循环)
SAM
内存
内存
SAM
(行 地址)
SAM
内存
内存
SAM
........
图示 4 例子 的 行 位 数据 转移
分割 读 转移 循环
(
CAS
高,
DT
/
OE
低,
我们
高 和 dsf1 高 在 这 下落 边缘 的
RAS
): 至
execute 一个 持续的 串行 读 用 real-时间 读 转移, 这 hm538253b/hm538254b 必须 satisfy sc 和
DT
/
OE
timings 和 需要 一个 外部 电路 至 发现 sam last 地址. 分割 读 转移 循环 制造 它
可能 至 execute 一个 持续的 串行 读 没有 这 在之上 定时 限制.
这 hm538253b/hm538254b 支持 二 类型 的 分割 寄存器 运作. 一个 是 这 正常的 分割 寄存器
运作 至 分割 这 数据 寄存器 在 二 halves. 这 其它 是 这 boundary 分割 寄存器 运作 使用
stopping columns 描述 后来的.
图示 5 显示 这 块 图解 为 这 正常的 分割 寄存器 运作. samdata 寄存器 (dr) 组成 的 2
分割 缓存区, 谁的 organizations 是 256-文字
×
8-位 各自. 假定 那 数据 是 读 从 upper 数据
寄存器 dr1. (这 行 地址 ax8 是 0 和 sam 地址 a8 是 1.) 当 分割 读 转移 是 executed
设置 行 地址 ax8 至 0 和 sam 开始 地址 a0 至 a7, 256-文字
×
8-位 数据 是 transferred 从
内存 至 这 更小的 数据 寄存器 dr0 (sam 地址 a8 是 0) automatically. 之后 数据 是 读 从 数据
寄存器 dr1, 数据 读 begins 从 sam 开始 地址 的 数据 寄存器 dr0. 如果 这 next 分割 读 转移
isn’t executed 当 数据 是 读 从 数据 寄存器 dr0, 数据 读 begins 从 sam 开始 地址 0 的 dr1
: 点此下载
