YMF721
july 10, 1997
- 21 -
7. 硬件
7-1. isa 总线 接口
(1) 数据 总线 连接 系统
数据 总线
自从 驱动 电流 的 数据 总线, adb7-0 管脚, 的 ymf721(opl4-ml2) 是 关于 2 毫安 (at vdd =
5.0 v), 它 是 推荐 至 使用 总线 缓存区 此类 作 ls245 作 需要. 在 这个 时间, 连接 abdir
管脚 这个 输出 总线 方向 信号 的 ymf721(opl4-ml2) 和 dir (方向) 管脚 的 这 总线
缓存区 此类 作 ls245.
重置
重置 (rst) 管脚 的 ymf721(opl4-ml2) 能 是 制造 "h" 起作用的 或者 "l" active. 当 使用 "h"
起作用的 重置, /resetsel 管脚 应当 是 打开 或者 设置 至 "h", 或者 至 "l" 当 使用 "l" 起作用的 reset.
/resetsel 管脚 有 一个 建造-在 拉-向上 电阻. 当 这个 管脚 是 设置 至 "l", 这 电源 消耗量
增加 大概 用 30ua 从 这 一个 得到 当 这 管脚 是 打开 或者 设置 至 "h".
i/o 频道 准备好
在 正常的 运作, 这 内部的 数据 总线 的 ymf721 (opl4-ml2) connects 这 建造-在 处理器
和 fm/wavetable synthesizer blocks. 每 时间 这 isa 总线 accesses 这 寄存器 为
fm/wavetable, 一个 内部的 arbitration 电路 导致 这 内部的 总线 至 连接 isa 总线 和
fm/wavetable synthesizer blocks. ymf721 (opl4-ml2) 使用 i/o 频道 准备好 (ardy pin) 作 这
内部的 arbitration 电路. 连接 ardy 管脚 的 ymf721 (opl4-ml2) 和 iochrdy 管脚 的 isa
总线. 虽然 ardy 管脚 是 一个 打开 流 输出, 它 是 不 需要 至 连结 拉 向上 电阻 因为
它 是 通常地 牵引的 向上 在 这 isa 总线.
(2) 非 数据 总线 连接 系统
这 输入 管脚 adb7-0, a2-0, /mpucs, /oplcs, /iow 和 /ior 必须 是 牵引的 向上 externally.
输出 管脚 airq, abdir 和 ardy 管脚 必须 是 打开.
7-2. midi 接口
当 使用 mpu 端口 的 ymf721 (opl4-ml2), rxd 和 fsp 管脚 必须 是 牵引的 向上. 当 使用
mpu 端口 的 这 系统 和 接到 midi 数据 通过 rxd 管脚, fsp 管脚 必须 是 制造 "l".
7-3. 串行 音频的 接口
ymf721 (opl4-ml2) 输出 时钟 信号 的 clko (384 fs = 16.9344 mhz), bco (48 fs =
2.1168 mhz), lro (fs = 44.1 khz) 和 wco (2 fs = 88.2 khz) 作 这 串行 音频的 interface. 它 也
输出 四 类型 的 数据 包含 do0 (fm 外部 输出), do1 (wavetable 外部 输出), do2
(混合 输出) 和 do3 (效应-send 输出). normally, 它 使用 这 输出 的 do2. 当 ymf721 (opl4-
ml2) 是 在 电源 向下 模式, /pdout 管脚 输出 "l" 这个 能 是 使用 作 这 电源 向下 控制
信号 为 附带的 系统.