tms320c54x, tms320lc54x, tms320vc54x
fixed-要点 数字的 信号 processors
sprs039c – 二月 1996 – 修订 12月 1999
14
邮递 办公室 盒 1443
•
houston, 德州 77251–1443
’54x 信号 描述 (持续)
终端
描述
名字
描述
类型
†
记忆 控制 信号 (持续)
IAQ o/z
操作指南 acquisition 信号. iaq是 asserted (起作用的 低) 当 那里 是 一个 操作指南 地址 在 这 地址
总线 和 变得 在 这 高-阻抗 状态 当 emu1/止
是 低.
振荡器/计时器 信号
CLKOUT o/z
主控 时钟 输出 信号. clkout 循环 在 这 机器-循环 比率 的 这 cpu. 这 内部的 机器 循环
是 bounded 用 这 下落 edges 的 这个 信号. clkout 也 变得 在 这 高-阻抗 状态 当 emu1/止
是 低.
CLKMD1
CLKMD2
CLKMD3
I
时钟 模式 外部/内部的 输入 信号. clkmd1, clkmd2, 和 clkmd3 准许 你 至 选择 和 配置
不同的 时钟 模式, 此类 作 结晶, 外部 时钟, 和 各种各样的 pll factors. 谈及 至 pll 部分 为 一个 详细地
函数的 描述 的 这些 管脚.
x2/clkin I
输入 管脚 至 内部的 振荡器 从 这 结晶. 如果 这 内部的 (结晶) 振荡器 是 不 正在 使用, 一个 时钟 能
变为 输入 至 这 设备 使用 这个 管脚. 这 内部的 机器 循环 时间 是 决定 用 这 时钟
运行-模式 管脚 (clkmd1, clkmd2 和 clkmd3).
X1 O
输出 管脚 从 这 内部的 振荡器 为 这 结晶. 如果 这 内部的 振荡器 是 不 使用, x1 应当 是 left
unconnected. x1 做 不 go 在 这 高-阻抗 状态 当 emu1/止
是 低.
TOUT o/z
计时器 输出. tout 信号 一个 脉冲波 当 这 在-碎片 计时器 counts 向下 past 零. 这 脉冲波 是 一个 clkout-循环
宽. tout 也 变得 在 这 高-阻抗 状态 当 emu1/止
是 低.
缓冲 串行 端口 0 和 缓冲 串行 端口 1 信号
BCLKR0
BCLKR1
I
receive clocks. 外部 时钟 信号 为 clocking 数据 从 这 数据-receive (dr) 管脚 在 这 缓冲 串行 端口
receive 变换 寄存器 (rsrs). 必须 是 呈现 在 缓冲 串行 端口 transfers. 如果 这 缓冲 串行 端口 是
不 正在 使用, bclkr0 和 bclkr1 能 是 抽样 作 一个 输入 用 方法 的 in0 位 的 这 spc 寄存器.
BCLKX0
BCLKX1
i/o/z
transmit 时钟. 时钟 信号 为 clocking 数据 从 这 串行 端口 transmit 变换 寄存器 (xsr) 至 这 数据 transmit
(dx) 管脚. bclkx 能 是 一个 输入 如果 mcm 在 这 串行 端口 控制 寄存器 是 cleared 至 0. 它 也 能 是 驱动
用 这 设备 在 1/(clkdv + 1) 在哪里 clkdv 范围 是 0–31 clkout 频率 当 mcm 是 设置 至 1. 如果 这
缓冲 串行 端口 是 不 使用, bclkx 能 是 抽样 作 一个 输入 用 方法 的 in1 的 这 spc 寄存器. bclkx0
和 bclkx1 go 在 这 高-阻抗 状态 当 止
是 低.
BDR0
BDR1
I 缓冲 串行-数据-receive 输入. 串行 数据 是 received 在 这 rsr 用 bdr0/bdr1.
BDX0
BDX1
o/z
缓冲 串行-端口-transmit 输出. 串行 数据 是 transmitted 从 这 xsr 用 方法 的 bdx. bdx0 和 bdx1 是
放置 在 这 高-阻抗 状态 当 不 transmitting 和 当 emu1/止
是 低.
BFSR0
BFSR1
I
框架 同步 脉冲波 为 receive 输入. 这 下落 边缘 的 这 bfsr 脉冲波 initiates 这 数据-receive
处理, beginning 这 clocking 的 这 rsr.
BFSX0
BFSX1
i/o/z
框架 同步 脉冲波 为 transmit 输入/输出. 这 下落 边缘 的 这 bfsx 脉冲波 initiates 这
数据-transmit 处理, beginning 这 clocking 的 这 xsr. 下列的 重置, 这 default 运行 情况 的
bfsx 是 一个 输入. bfsx0 和 bfsx1 能 是 选择 用 软件 至 是 一个 输出 当 txm 在 这 串行 控制
寄存器 是 设置 至 1. 这个 管脚 变得 在 这 高-阻抗 状态 当 emu1/止
是 低.
串行 端口 0 和 串行 端口 1 信号
CLKR0
CLKR1
I
receive clocks. 外部 时钟 信号 为 clocking 数据 从 这 数据 receive (dr) 管脚 在 这 串行 端口 receive
变换 寄存器 (rsr). 必须 是 呈现 在 串行 端口 transfers. 如果 这 串行 端口 是 不 正在 使用, clkr0 和
clkr1 能 是 抽样 作 一个 输入 通过 in0 位 的 这 spc 寄存器.
CLKX0
CLKX1
i/o/z
transmit 时钟. 时钟 信号 为 clocking 数据 从 这 串行 端口 transmit 变换 寄存器 (xsr) 至 这 数据 transmit
(dx) 管脚. clkx 能 是 一个 输入 如果 mcm 在 这 串行 端口 控制 寄存器 是 cleared 至 0. 它 也 能 是 驱动 用
这 设备 在 1/4 clkout 频率 当 mcm 是 设置 至 1. 如果 这 串行 端口 是 不 使用, clkx 能 是 抽样
作 一个 输入 通过 in1 的 这 spc 寄存器. clkx0 和 clkx1 go 在 这 高-阻抗 状态 当 emu1/止
是 低.
DR0
DR1
I
串行-数据-receive 输入. 串行 数据 是 received 在 这 rsr 用 dr.
†
i = 输入, o = 输出, z = 高 阻抗
: 点此下载
