LXT6155 — 155 Mbps sdh/sonet/atm Transceiver
18
数据手册
2.3 Clocks
2.3.1 并行的 模式
这 LXT6155 accepts TPICLK 同步 和 transmit 输入 并行的 数据 tpid<7:0>. 这
数据 是 serialized 和 transmitted 在 ttip0/tring0 或者 ttip1/tring1 取决于 在 这个 线条
encoding 模式 是 选择. 这 LXT6155 在 转变 生产 这 receive 输出 并行的 时钟
rpoclk, 那 是 recovered 从 新当选的 线条 数据 rtip/rring, 和 是 同步 和
receive 输出 并行的 数据 rpod<7:0>.
2.3.1.1 Transmit 并行的 输入 时钟 (tpiclk)
TPICLK 是 这 transmit 并行的 输入 时钟 提供 用 这 系统 接口. 这个 时钟 必须 是
nominally 19.44 mhz, 同步 和 并行的 输入 数据 tpid<7:0>. 这个 时钟 是 然后
内部 multiplied 用 8 至 生产 一个 串行 时钟, 使用 为 并行的-至-串行 转换, 线条
驱动器, 和 脉冲波 reshaping. 在 HW 模式 (hwsel
= 低), TPID 数据 是 抽样 在 这 下落
边缘 的 tpiclk. 在 SW 模式 (hwsel
= 高), 这 时钟 极性 能 是 inverted (reg #0, 位
#3).
2.3.1.2 Receive 并行的 输出 时钟 (rpoclk)
RPOCLK 是 这 并行的 输出 时钟 那 是 recovered 从 这 线条 输入 数据 rtip/rring. 这个
时钟 是 在 19.44 mhz, 同步 和 并行的 输出 数据 rp0d<7:0>. 在 HW 模式 (hwsel
= 低), 这 RPOCLK 时钟 rising 边缘 是 在 这 中心 的 eye opening 的 rpod<7:0> 作 显示 在
图示 21. 在 SW 模式 (hwsel
= 高), 这 时钟 极性 能 是 inverted (reg #0, 位 #2).
下面 LOS (los=高) 或者 Rx PLL 丧失 的 锁 (锁=低) 情况 RPOCLK 是 切换 至
这 涉及 选择 用 这 CIS 控制 在 HW 模式, 或者 Reg #0 位 #5 在 SW 模式. 也, 这
并行的 输出 是 强迫 至 所有 zeros. 这个 特性 能 是 无能 在 SW 模式 (hwsel
=高)
通过 寄存器 #10, 位 #7.
2.3.2 串行 模式
在 这 transmit 系统 接口, 这 LXT6155 accepts 这 transmit 输入 时钟 tsiclkp/
TSICLKN 那 是 同步 至 新当选的 串行 差别的 数据 tpos/tneg. 在 这 线条
接口, 这 LXT6155 accepts rtip/rring 数据 和 生产 这 clocks rsoclkp/
RSOCLKN 同步 至 receive 输出 数据 rpos/rneg. rsoclkp/rsoclkn 时钟 edges
是 在 这 中心 的 rpos/rneg.
2.3.2.1 Transmit 串行 输入 时钟 (tsiclkp/tsiclkn)
tsiclkp/tsiclkn 是 这 串行 输入 时钟 从 这 overhead terminator. 这个 155.52 MHz
时钟 是 rising 边缘 集中 和 输入 串行 数据 在 TPOS 和 tneg. 这些 时钟 管脚 应当 是
left 打开 当 这 LXT6155 运作 在 并行的 模式.
2.3.2.2 Receive 串行 输出 时钟 (rsoclkp/rsoclkn)
rsoclkp/rsoclkn 是 这 串行 时钟 recovered 从 这 线条 输入 数据 在 rtip/rring. 这个
155.52 MHz 时钟 是 下落 边缘 集中 和 receive 串行 输出 数据 在 rpos/rneg. 这些
时钟 管脚 应当 是 left 打开 当 这 LXT6155 运作 在 并行的 模式. 下面 LOS
: 点此下载
