AD10235
–10–
rev pr. 一个
应用 注释
theory 的 运作
这 ad10235 architecture 是 优化 为 高 速 和 使容易 的
使用. 这 相似物 输入 驱动 一个 宽-带宽, 高 效能
变压器 电路, 这个 驱动 这 一个/d 转换器. 一个 唯一的
末端 scheme (专利权 pending) 是 运用 至 增强 这
输入 带宽. 为 使容易 的 使用, 这 部分 包含 一个 onboard
涉及 和 输入 逻辑 那 accepts ttl, cmos, 或者 lvpecl
水平. 这 数字的 输出 逻辑 水平 是 标准 lvds (ansi-
644 兼容).
使用 这 ad10235
encode 输入
任何 高 速 一个/d 转换器 是 极其 敏感的 至 这 质量
的 这 抽样 时钟 提供 用 这 用户. 一个 一个/d 转换器’s
追踪/支撑 电路 是 essentially 一个 mixer, 结合 任何 噪音, distor-
tion, 或者 定时 jitter 在 这 时钟 和 这 desired 信号 较早的 至 这
一个/d 转换 电路. 为 那 reason, considerable 小心 有 被
带去 在 这 设计 的 这 encode 输入 的 这 ad10235, 和 这
用户 是 advised 至 给 commensurate 想法 至 这 时钟 源.
这 ad10235 有 一个 内部的 时钟 职责 循环 stabilization 电路
那 locks 面向 这 rising 边缘 的 encode (下落 边缘 的 en-
代号 如果 驱动 differentially), 和 optimizes 定时 内部.
这个 准许 为 一个 宽 范围 在 输入 职责 循环 在 这 输入 和-
输出 degrading 效能. jitter 在 这 rising 边缘 的 这 输入 是
安静的 的 paramount concern, 和 是 不 减少 用 这 内部的 stabi-
lization 电路. 这个 电路 是 总是 在, 和 不能 是 无能
用 这 用户. 这 encode 和 encode 输入 是 内部
片面的 至 1.5v (名义上的), 和 支持 也 差别的 或者 单独的-
结束 信号. 为 最好的 动态 效能, 一个 差别的 信号
是 推荐. 好的 效能 能 是 达到 用 使用 一个
mc10el16 至 驱动 这 encode 输入 和 提供 单独的-结束 至
差别的 converion, 作 illustrated 在 图示 在下.
驱动 encode 和 el16
相似物 输入
这 相似物 输入 是 一个 differentially 交流-结合 高 效能 1:1
变压器 和 一个 输入 阻抗 的 50
Ω
. 这 名义上的 全部
规模 输入 是 1.533 vp-p. 为 最好的 动态 效能, imped-
ances 在
AIN
和
AIN
是 matched. 这 相似物 输入 有 被
优化 至 提供 更好的 wideband 效能 和 需要
那 这 相似物 输入 是 驱动 differentially. 这 wideband trans-
former 是 使用 至 提供 这 差别的 相似物 输入 为
产品 那 需要 一个 单独的-结束-至-差别的 转换.
两个都 相似物
输入 是 自-片面的 用 一个 在-碎片 电阻 分隔物 至 一个 名义上的
2.8v. (看 相等的 电路 部分 tbd.) 特定的 小心 是
带去 在 这 设计 的 这 相似物 输入 部分 的 这 ad10235 至
阻止 损坏 和 corruption 的 数据 当 这 输入 是
过载.
数字的 输出
这 ad10235 有 被 设计 至 提供 lvds 数字的 输出.
这个 准许 为 高等级的-速 运作 当 减少 这 数量
的 数字的 噪音 结合 在 这 相似物 部分 的 这 系统.
cmos 输出 版本 的 这个 设备 是 有. 咨询 这
工厂 为 更多 信息.
lvds 输出 是 有 当 s2=vdd 和 一个 3.4k rset
电阻 是 放置 在 管脚 7 (
LVDSBIAS
). 这个 电阻 sets 这
电流 在 各自 输出 equal 至 一个 名义上的 3.5ma (1.2v/rset). 一个
100 ohm 差别的 末端 电阻 放置 在 这 lvds
接受者 输入 结果 在 一个 名义上的 350mv 电压 摆动 在 这
末端 的 这 线条. 当 运行 在 lvds 模式, 这 输出
供应 必须 是 在 一个 直流 潜在的 那 是 更好 比 或者 equal 至
这 相似物 供应 水平的 (avdd) 使用 这 一样 电源 供应 为
两个都 管脚, 使用 一个 inductor 为 噪音 分开 如果 需要.
时钟 输出 (
dco, dco
)
时钟 输出 信号 是 获得 从 encode 和 是 有
止-碎片 在 dco 和 dco. 这些 clocks 能 facilitate 数据 获得-
ing 和 其它 downstream 定时 功能, 供应 一个 低 skew
clocking 解决方案 (看 定时 图解). 这 capacitave 加载 在
这些 信号 应当 不 超过 5pf, 限制的 这 瞬时 电流
有关联的 和 此类 高 速 转换 信号. 便条 那 一个
100 ohm 差别的 末端 电阻 是 必需的 在 这 接受者
为 恰当的 lvds 运作.
电压 涉及
一个 稳固的 和 精确 1.25 v 电压 涉及 是 建造 在 这
ad10235 (vref). 一个 外部 涉及 是 不 必需的.
一个D10235
ENCODE
ENCODE
PECL
G一个TE
510
Ω
510
Ω
1
µ
F
1
µ
F
: 点此下载
