首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1081760
 
资料名称:AD1896
 
文件大小: 1334247K
   
说明
 
介绍:
 
 


: 点此下载
  浏览型号AD1896的Datasheet PDF文件第13页
13
浏览型号AD1896的Datasheet PDF文件第14页
14
浏览型号AD1896的Datasheet PDF文件第15页
15
浏览型号AD1896的Datasheet PDF文件第16页
16

17
浏览型号AD1896的Datasheet PDF文件第18页
18
浏览型号AD1896的Datasheet PDF文件第19页
19
浏览型号AD1896的Datasheet PDF文件第20页
20
浏览型号AD1896的Datasheet PDF文件第21页
21
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
rev. 0
AD1896
–17–
频率 domain 的 样本 在 f
s_在
频率 domain 的 这 interpolation
频率 domain 的 f
s_输出
RESAMPLING
频率 domain 之后
RESAMPLING
输出
f
s_在
f
s_输出
INTERPOLATE
用 n
低-通过
过滤
零-顺序
支撑
f
s_在
2
20
f
s_在
2
20
f
s_在
2
20
f
s_在
sin(x)/x 的 零-顺序 支撑
图示 6. 频率 domain 的 这 interpolation 和
Resampling
硬件 模型
这 输出 比率 的 这 低-通过 过滤 的 figure 5 将 是 这
interpolation
比率, 2
20
×
192000 khz = 201.3 ghz. 抽样 在
一个 比率 的201.3 ghz 是 clearly impractical, 不 至 mention 这
号码 的 taps 必需的 至 calculate 各自 interpolated 样本.
不管怎样, 自从 interpolation 用 2
20
involves 零-stuffing 2
20
–1
样本 在 各自 f
s_在
样本, 大多数 的 这 multiplies 在
这 低-通过 fir 过滤 是 用 零. 一个 更远 减少 能 是
认识到 用 这 事实 那 自从 仅有的 一个 interpolated 样本 是
带去 在 这 输出 在 这 f
s_输出
比率, 仅有的 一个 convolution
needs 至 是 执行 每 f
s_输出
时期 instead 的 2
20
convo-
lutions. 一个 64-tap fir 过滤 为 各自 f
s_输出
样本 是 sufficient
至 压制 这 images 造成 用 这 interpolation.
这 difficulty 和 这 在之上 approach 是 那 这 准确无误的 inter-
polated 样本 needs 至 是 选择 在之上 这 一个rrival 的 f
s_输出
.
自从 那里 是 2
20
可能 convolutions 每 f
s_输出
时期, 这
arrival 的 这 f
s_输出
时钟 必须 是 量过的 和 一个 精度
的 1/201.3 ghz = 4.96 ps. 测量 这 f
s_输出
时期 和 一个
时钟 的 201.3 ghz 频率 是 clearly impossible;instead,
一些 coarse 度量 的 这 f
s_输出
时钟 时期 是 制造
和 averaged 在 时间.
另一 difficulty 和 这 在之上 approach 是 这 号码 的
coefficients 必需的. 自从 那里 是 2
20
可能 convolutions
和 一个 64-tap fir 过滤, 那里 needs 至 是 2
20
polyphase coeffi-
cients 为 各自 tap, 这个 需要 一个 总的 的 2
26
coefficients. 至
减少 这 数量 的 coefficients 在 只读存储器, 这 ad1896 stores 一个
小 subset 的 coefficients 和 执行 一个 高-顺序 interpola-
tion 在 这 贮存 coefficients. 所以 far 这 在之上 approach
工作 为 这 情况 的 f
s_输出
> f
s_在
. 不管怎样, 在 这 情况 当
这 输出 样本 比率, f
s_输出
, 是 较少 比 这 输入 样本
比率, f
s_在
, 这 只读存储器 开始 地址, 输入 数据 和这 长度
的 这 convolution 必须 是 scaled. 作 这 输入 sample 比率
rises 在 这 输出 样本 比率, 这 消除走样 过滤’s 截止
频率 有 至 是 lowered 因为 这 nyquist 频率 的
这 输出 样本 是 较少 比 这 nyquist frequency 的 这
输入 样本. 至 move 这 截止 频率 的 这消除走样
过滤, 这 coefficients 是 dynamically 改变 和 这 长度
的 这 convolution 是 增加 用 一个 因素 的 (f
s_在
/f
s_输出
).
这个 技巧 是 supported 用 这 fourier transform 所有物
那 如果 f(t) 是 f(
ω
), 然后 f(k
×
t) 是 f(
ω
/k). 因此, 这 范围 的
decimation 是 simply 限制 用 这 大小 的 这 内存.
这 样本 比率 转换器 architecture
这 architecture 的 这 样本 比率 转换器 是 显示 在 图示
7. 这 样本 比率 转换器’s 先进先出 块 adjusts 这 left 和
正确的 输入 样本 和 stores 它们 为 这 fir 过滤’s convolu-
tion 循环. 这 f
s_在
计数器 提供 这 写 地址 至 这
先进先出 块和 这 ramp 输入 至 这 数字的伺服 循环. 这
只读存储器 stores 这 coefficients 为 这 fir 过滤 convolution 和
执行 一个高-顺序 interpolation 在 这 贮存 coeffi-
cients. 这 样本 比率 比率 块 measures 这 样本 比率 为
dynamically altering 这 只读存储器 coefficients 和 范围调整 的 这
fir 过滤 长度 作 好 作 这 输入 数据. 这 数字的 伺服 循环
automatically 轨道 这 f
s_在
和 f
s_输出
样本 比率 和 pro-
vides 这 内存 和 只读存储器 开始 地址 为 这 开始 的 这 fir
过滤 convolution.
正确的 数据 在
left 数据 在
先进先出
只读存储器 一个
只读存储器 b
只读存储器 c
只读存储器 d
顺序
INTERP
数字的
伺服 循环
fir 过滤
样本 比率
比率
f
s_在
计数器
样本 比率 比率
外部
比率
f
s_在
f
s_输出
l/r 数据 输出
图示 7. architecture 的 这 样本 比率 转换器
这 先进先出 receives 这 left 和 正确的 输入 数据 和 adjusts 这
振幅 的 这 数据 为 两个都 这 软 噪声抑制 的 这 样本 比率
转换器 和 这 范围调整 的 这 输入 数据 用 这 样本 比率
比率 在之前 storing 这 样本 在 这 内存. 这 输入 数据 是
scaled 用 这 样本 比率 比率 因为 作 这 fir 过滤 长度
的 这 convolution 增加, 所以 做 这 振幅 的 这
convolution 输出. 至 保持 这 输出 的 这 fir 过滤 从
saturating, 这 输入 数据 是 scaled 向下 用 乘以 它 用
(f
s_输出
/f
s_在
) 当 f
s_输出
< f
s_在
. 这 先进先出 也 scales 这
输入 数据 为 噪声抑制 和 unmuting 的 这 ad1896.
这 内存 在 这 先进先出 是 512 words 深的 为 两个都 left 和 正确的
途径. 一个 补偿 至 这 写 地址 provided 用 这 f
s_在
计数器 是 增加 至 阻止 这 内存 读 pointer 从 总是
overlapping 这 写 地址. 这 补偿 是 可选择的 用 这
grpdlys, 组 延迟 选择, 信号. 一个 小 补偿, 16, 是
增加 至 这 写 地址 pointer 当 grpdlys 是 高,
和 一个 大 补偿, 64, 是 增加 至 这 写 地址 pointer 当
grpdlys 是 低. 增加 这 补偿 的 这 写 地址 pointer
是 有用的 为 产品 当 小 改变 在 这 样本 比率
比率 在 f
s_在
和 f
s_输出
是 预期的. 这 最大deci-
mation 比率 能 是 计算 从 这 内存 文字 depth 和
grpdlys 作 (512–16)/64 taps = 7.75 为 short 组延迟 和
(512-64)/64 taps = 7 为 长 组 延迟.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com