rev. 0
–2–
AD1896–SPECIFICATIONS
测试 情况 除非 否则 指出
供应 电压
vdd_核心 3.3 v
vdd_io 5.0 v 或者 3.3 v
包围的 温度 25
°
C
输入 时钟 30.0 mhz
输入 信号 1.000 khz, 0 dbfs
度量 带宽 20 至 f
s_输出
/2 hz
文字 宽度 24 位
加载 电容 50 pf
输入 电压 hi 2.4 v
输入 电压 lo 0.8 v
规格 主题 至 改变 没有 注意.
数字的 效能 (vdd_核心 = 3.3 v
5%, vdd_io = 5.0 v
10%)
参数 最小值 典型值 最大值 单位
决议 24 位
样本 比率 @ mclk_i = 30 mhz 6 215 kHz
样本 比率 (@ 其它 主控 clocks)
1
mclk_i/5000
≤
f
s_输出
≤
mclk_i/138 kHz
样本 比率 ratios
Upsampling 1:8
downsampling (短的 grpdlys) 7.75:1
downsampling (长 grpdlys) 7.0:1
动态 范围
2
(20 hz 至 f
s_输出
/2, 1 khz, –60 dbfs 输入) 一个-weighted
worst-情况 (192 khz:48 khz) 132 dB
44.1 khz:48 khz 142 dB
48 khz:44.1 khz 141 dB
48 khz:96 khz 142 dB
44.1 khz:192 khz 141.5 dB
96 khz:48 khz 140 dB
192 khz:32 khz 140 dB
(20 hz 至 f
s_输出
/2, 1 khz, –60 dbfs 输入) 非 过滤
worst-情况 (192 khz:48 khz) 132 dB
44.1 khz:48 khz 139 dB
48 khz:44.1 khz 139 dB
48 khz:96 khz 139 dB
44.1 khz:192 khz 137 dB
96 khz:48 khz 137 dB
192 khz:32 khz 138 dB
总的 调和的 扭曲量 + 噪音
2
(20 hz 至 f
s_输出
/2, 1 khz, 0 dbfs 输入) 非 过滤
worst-情况 (32 khz:48 khz)
3
–117 dB
44.1 khz:48 khz –123 dB
48 khz:44.1 khz –124 dB
48 khz:96 khz –120 dB
44.1 khz:192 khz –123 dB
96 khz:48 khz –132 dB
192 khz:32 khz –133 dB
interchannel 增益 mismatch 0.0 dB
interchannel 阶段 背离 0.0 Degrees
沉默的 attenuation (24 位 文字 宽度) –144 dB
注释
1
更小的 抽样 比率 比 给 用 这个 formula 是 可能, 但是 这 jitter 拒绝 将 decrease.
2
谈及 至 这 典型 效能 特性 部分 为 dnr 和 thd + n 号码 在 宽 范围 的 输入 和 输出 样本 比率.
3
为 任何 其它 样本 比率 比率, 这 最小 thd + n 将 是 更好的 比 –117 db. 请 谈及 至 详细地 效能 plots.
规格 主题 至 改变 没有 注意.