首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1081767
 
资料名称:AD1953
 
文件大小: 1845317K
   
说明
 
介绍:
SigmaDSP?Digital Audio Processor 
 
 


: 点此下载
  浏览型号AD1953的Datasheet PDF文件第18页
18
浏览型号AD1953的Datasheet PDF文件第19页
19
浏览型号AD1953的Datasheet PDF文件第20页
20
浏览型号AD1953的Datasheet PDF文件第21页
21

22
浏览型号AD1953的Datasheet PDF文件第23页
23
浏览型号AD1953的Datasheet PDF文件第24页
24
浏览型号AD1953的Datasheet PDF文件第25页
25
浏览型号AD1953的Datasheet PDF文件第26页
26
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
AD1953
–22–
初步的 技术的数据
rev. PrA
表格 iii. 控制 寄存器 1 写 定义
寄存器 位 函数
13:12 数据 俘获 串行 输出 模式 控制
00 = 毫无
01 = tdm 6-频道 输出, 使用 管脚 41–43
10 = 2-频道 输出, 使用 管脚 45
11 = unused
11 Unused
10 halt 程序 (1 = halt)
9 initiate safe 转移 (1 = 转移)
8 Unused
7 软 沉默的 (1 = 开始 沉默的 sequence)
6 软 电源 向下 (1 = 电源 向下)
5:4 de-emphasis 曲线 选择
00 = 毫无
01 = 44.1 khz
10 = 32 khz
11 = 48 khz
3:2 串行 在 模式
00 = i
2
S
01 = 正确的-justified
10 = dsp
11 = left-justified
1:0 文字 长度
00 = 24 位
01 = 20 位
10 = 16 位
11 = 16 位
表格 iv. 控制 寄存器 1 读 定义
寄存器 位 函数
1Dsp 核心 关闭 完全
1 = 关闭 完全
0 = 不 shut 向下
0 safe 记忆 加载 完全
1 = 完全 (便条: cleared 之后 读)
0 = 不 完全
位 0 是 asserted 当 所有 要求 safeload 寄存器 有 被
transferred 至 这 参数 内存. 它 是 cleared 之后 这 读
运作 是 完全.
完成. 当 这个 位 是 设置, 这 用户 是 自由 至 写 或者 读
任何 内存 location 没有 造成 一个 音频的 流行音乐 或者 click.
表格 v. 控制 寄存器 2 写 定义
寄存器 位 函数
9Volume ramp 速
1 = 160 ms 全部-ramp 时间
0 = 20 ms 全部-ramp 时间
8Serial 端口 输出 使能
1 = 使能
0 = 无能
7:6 串行 端口 输入 选择
00 = in0
01 = in1
10 = in2
11 = na
5:4 mclk 输入 选择
00 = mclk0
01 = mclk1
10 = mclk2
11 = na
3Reserved
2 mclk 在 频率 选择
0 = 512
×
f
S
1 = 256
×
f
S
1:0 mclk 输出 频率 选择
00 无能
01 512
×
f
S
10 256
×
f
S
11 mclk_输出 = mclk_在 (喂养-thru)
控制 寄存器 2
表格 v documents 这 内容 的 控制 寄存器 2. 位
<1:0> 设置 这 频率 的 这 mclko 管脚. 如果 这些 位 是 设置
01, 这 mclko 管脚 是 设置 至 512
×
f
S
, 这个 是 这 一样 作 这
内部的 主控 时钟 使用 用 这 dsp 核心. 当 设置 至 10,
这个 管脚 是 设置 至 256
×
f
S
, 获得 用 dividing 这 内部的 dsp
时钟 用 2. 在 这个 模式, 这 输出 256
×
f
S
时钟 将 是 inverted
和 遵守 至 这 输入 256
×
f
S
时钟. 这个 是 不 这 情况 和
这 feedthrough 模式. when 设置 至 11, 这 mclko 管脚 mirrors
这 选择mclk 输入 管脚 (它’s 这 输出 的 这 mclk
mux 选择). 便条 那 这 内部的 dsp 主控 时钟 将
也 是 这 一样 作 这 选择 mclk 管脚 (当 mclk
频率选择 是 设置 至 512
×
f
S
模式) 或者 将 是 获得 从
这 mclk管脚 使用 内部的 时钟 doubler (当 mclk fre-
quency 选择 是 设置 至 256
×
f
S
或者 384
×
f
S
模式).
位 2 选择 一个 的 二 可能 mclk 输入 发生率.
设置 至 0 (default), 这 mclk 频率 是 设置 至 512
×
f
S
.在 这个
模式, 这 内部的 dsp 时钟 和 这 外部 mclk是 在 这
一样 频率. 当 设置 至 1, 这 mclk 频率是 设置 至 256
×
f
S
, 和 一个 内部的 时钟 doubler 是 使用 至 发生 这 dsp 时钟.
位 <5:4> 选择 一个 的 三 时钟 输入 来源 使用 一个 inter-
nal mux. 至 避免 click 和 流行音乐 noises 当 切换 mclk
来源, 它 是 推荐 那 这 用户 放 这 dsp 核心 在
关闭 在之前 切换 mclk 来源.
位 <7:6> 选择 一个 的 三 串行 输入 来源 使用 一个 inter-
nalmux. 各自 源 选择 包含 一个 独立的 sdata,
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com