飞利浦 半导体 产品 规格
74ALVT16260
2.5v/3.3v 12-位 至 24-位 多路复用 d-类型 latches
(3-状态)
2
1998 jan 30 853-2046-18918
特性
•
静电释放 保护 超过 2000v 每 mil-标准-883c, 方法 3015;
超过 200v 使用 机器 模型
•
获得-向上 保护 超过 500ma 每 电子元件工业联合会 标准
jesd-17.
•
distributed v
CC
和 地 管脚 配置 降低 高-速
切换 噪音.
•
输出 能力 (–32ma i
OH
, 64ma i
OL
).
•
总线 支撑 输入 eliminate 这 需要 为 外部 拉-向上 电阻器.
•
5v i/o 兼容
•
live 嵌入/extraction permitted
•
电源-向上 3-状态
•
电源-向上 重置
描述
这 74alvt16260 是 一个 12-位 至 24-位 多路复用 d-类型 获得 使用
在 产品 在哪里 二 独立的 数据 paths 必须 是 多路复用
面向, 或者 demultiplexed 从, 一个 单独的 数据 path. 典型 产品
包含 multiplexing 和/或者 demultiplexing 的 地址 和 数据
信息 在 微处理器 或者 总线-接口 产品. 这个
设备 是 alto 有用的 在 记忆-interleaving 产品.
三 12-位 i/o 端口 (a1–a12, 1b1–1b12, 和 2b1–2b12) 是
有 为 地址 和/或者 数据 转移. 这 输出 使能 (oe1b
,
OE2B
, 和 oea) 输入 控制 这 总线 transceiver 功能. 这
OE1B
和 oe2b 控制 信号 也 准许 bank 控制 在 这 一个 至
b 方向.
地址 和/或者 数据 信息 能 是 贮存 使用 这 内部的
存储 latches. 这 获得 使能 (le1b, le2b, lea1b, 和
lea2b) 输入 是 使用 至 控制 数据 存储. 当 这 获得
使能 输入 是 高, 这 获得 是 transparent. 当 这 获得 使能
输入 变得 低, 这 数据 呈现 在 这 输入 是 latched 和 仍然是
latched 直到 这 获得 使能 输入 是 returned 高.
至 确保 这 高-阻抗 状态 在 电源-向上 或者
电源-向下, oe
应当 是 系 至 v
CC
通过 一个 拉-向上 电阻;
这 最小 值 的 这 电阻 是 决定 用 这 电流
sinking 能力 的 这 驱动器.
这 74alvt16260 是 有 在 一个 56-管脚 shrink 小 外形
包装 (ssop) 和 56-管脚 薄的 shrink 小 外形 包装
(tssop).
快 涉及 数据
标识 参数
情况
典型
UNITSYMBOL 参数
T
amb
= 25
°
c; 地 = 0v
2.5v 3.3v
单位
t
PLH
传播 延迟
C =50pF
3.5 2.8
ns
t
PHL
nax 至 nbx nbx 至 nax
C
L
= 50pF
3.3 2.6
ns
C
在
输入 电容 V
I
= 0 v 或者 v
CC
4 4 pF
C
输出
输出 电容 V
i/o
= 0 v 或者 5.0 v 9 9 pF
I
CCZ
总的 供应 电流 输出 无能 100 80
µ
一个
订货 信息
包装 温度 范围 外部 北 america 北 america dwg 号码
56-管脚 塑料 ssop 类型 iii –40
°
c 至 +85
°
C 74alvt16260 dl av16260 dl sot371-1
56-管脚 塑料 tssop 类型 ii –40
°
c 至 +85
°
C 74alvt16260 dgg av16260 dgg sot364-1