93aa46a/b/c, 93lc46a/b/c, 93c46a/b/c
ds21749d-页 10
2003 微芯 技术 公司
2.9 写 所有 (wral)
这 写 所有 (
WRAL
) 操作指南 将 写 这 全部
记忆 排列 和 这 数据 指定 在 这 command.
为 93aa46a/b/c 和 93lc46a/b/c 设备, 之后 这
last 数据 位 是 clocked 在 di, 这 下落 边缘 的 cs
initiates 这 自-安排时间 自动-擦掉 和 程序编制
循环. 为 93c46a/b/c 设备, 这 自-安排时间 auto-
擦掉 和 程序编制 循环 是 initiated 用 这 rising
边缘 的 clk 在 这 last 数据 位. clocking 的 这 clk
管脚 是 不 需要 之后 这 设备 有 entered 这
wral 循环. 这 wral command 做 包含 一个
自动 eral 循环 为 这 设备. 因此, 这
WRAL
操作指南 做 不 需要 一个
ERAL
操作指南
但是 这 碎片 必须 是 在 这 ewen 状态.
这 做 管脚 indicates 这 准备好/busy
状态 的 这
设备 如果 cs 是 brought 高 之后 一个 最小 的 250 ns
低 (t
CSL
).
便条:
issuing 一个 开始 位 和 然后 带去 cs 低
将 clear 这 准备好/busy
状态 从
做.
V
CC
必须 是
≥
4.5v 为 恰当的 运作 的 wral.
图示 2-10: wral 定时 为 93aa 和 93lc 设备
图示 2-11: wral 定时 为 93c 设备
CS
CLK
DI
做
高-z
1
0
0
01 X
•••
X
Dx
•••
D0
高-z
BUSY
准备好
T
WL
V
CC
必须 是
≥
4.5v 为 恰当的 运作 的 wral.
T
CSL
T
SV
T
CZ
CS
CLK
DI
做
高-z
1
0
0
01 X
•••
X
Dx
•••
D0
高-z
BUSY
准备好
T
WL
T
CSL
T
SV
T
CZ