18
商业的 温度 范围
idt72v3624/72v3634/72v3644 3.3v cmos syncbififo
TM
和 总线-相一致
256 x 36 x 2, 512 x 36 x 2, 1,024 x 36 x 2
图示 6. 串行 程序编制 的 这 almost-全部 标记 和 almost-empty 标记 补偿 值 (idt 标准 和 fwft modes)
图示 5. 并行的 程序编制 的 这 almost-全部 标记 和 almost-empty 标记 补偿 值 之后 重置 (idt 标准 和 fwft模式)
注释:
1. t
SKEW1
是 这 最小 时间 在 这 rising clka 边缘 和 一个 rising clkb 边缘 为
FFB
/irb 至 转变 高 在 这 next 循环. 如果 这 时间 在 这 rising 边缘 的 clka 和 rising
边缘 的 clkb 是 较少 比 t
SKEW1
, 然后
FFB
/irb 将 转变 高 一个 clkb 循环 后来的 比 显示.
2. 它 是 不 需要 至 程序 补偿 寄存器 位 在 consecutive 时钟 循环. 先进先出 写 attempts 是 ignored 直到
FFA
/ira 和
FFB
/irb 是 设置 高.
3. 可编程序的 补偿 是 写 serially 至 这 sd 输入 在 这 顺序
AFA
补偿 (y1),
AEB
补偿 (x1),
AFB
补偿 (y2), 和
AEA
补偿 (x2).
注释:
1. t
SKEW1
是 这 最小 时间 在 这 rising clka 边缘 和 一个 rising clkb 边缘 为
FFB
/irb 至 转变 高 在 这 next 循环. 如果 这 时间 在 这 rising 边缘 的 clka 和 rising
边缘 的 clkb 是 较少 比 t
SKEW1
, 然后
FFB
/irb 将 转变 高 一个 clkb 循环 后来的 比 显示.
2.
CSA
=低, w/
R
一个=高,mba=低. 它 是 不 需要 至 程序 补偿 寄存器 在 consecutive 时钟 循环.
4664 drw07
CLKA
MRS1
,
MRS2
FFA
/ira
CLKB
FFB
/irb
a0-a35
fs1,fs0
ENA
t
FSH
t
WFF
t
ENH
t
ENS2
t
SKEW1
t
DS
t
DH
t
WFF
4
0,0
AFA
补偿
(y1)
AEB
补偿
(x1)
AFB
补偿
(y 2)
AEA
补偿
(x 2)
第一 文字 至 fifo1
12
(1)
t
FSH
t
FSS
SPM
t
FSS
1
2
CLKA
FFA
/ira
t
敏感性
t
SENH
fs0/sd
(3)
t
SPH
t
敏感性
t
SENH
t
FSS
t
WFF
fs1/
SEN
AEA
补偿 (x2) lsb
t
SDS
t
SDH
t
SDS
t
SDH
AFA
补偿 (y1) msb
MRS1
,
MRS2
4
4664 drw08
t
FSS
t
FSH
CLKB 4
SPM
FFB
/irb
t
WFF
t
SKEW
(1)
: 点此下载
