25
商业的 温度 范围
idt72v3624/72v3634/72v3644 3.3v cmos syncbififo
TM
和 总线-相一致
256 x 36 x 2, 512 x 36 x 2, 1,024 x 36 x 2
注释:
1. t
SKEW1
是 这 最小 时间 在 一个 rising clkb 边缘 和 一个 rising clka 边缘 为 ora 至 转变 高 和 至 时钟 这 next 文字 至 这 fifo2 输出 寄存器 在 三 clka 循环.
如果 这 时间 在 这 clkb 边缘 和 这 rising clka 边缘 是 较少 比 t
SKEW1
, 然后 这 转变 的 ora 高 和 加载 的 这 第一 文字 至 这 输出 寄存器 将 出现 一个 clka
循环 后来的 比 显示.
2. 如果 端口 b 大小 是 文字 或者 字节, t
SKEW1
是 关联 至 这 rising clkb 边缘 那 写 这 last 文字 或者 字节 的 这 长 文字, 各自.
图示 17. ora 标记 定时 和 第一 数据 文字 下降 通过 当 fifo2 是 empty (fwft 模式)
CSB
W
/rb
MBB
IRB
b0-b35
CLKA
ORA
CSA
w/
R
一个
MBA
ENB
ENA
a0-a35
CLKB
4664 drw19
12
3
t
CLKH
t
CLKL
t
CLK
t
ENS2
t
ENS2
t
ENH
t
ENH
t
DS
t
DH
t
SKEW1
(1)
t
CLK
t
CLKH
t
REF
t
REF
t
ENS2
t
ENH
t
一个
old 数据 在 fifo2 输出 寄存器 W1
fifo2 empty
t
CLKL
低
低
低
低
低
高
W1