©2000 整体的 设备 技术, 公司
dsc-4078/7
1
8Kx16
记忆
排列
(bank 3)
MUX
MUX
r/
W
L
CE
0L
CE
1L
UB
L
LB
L
OE
L
i/o
8l-15l
i/o
0l-7l
一个
12L
一个
0L
(1)
一个
5L
(1)
一个
0L
(1)
LB
L
/
UB
L
OE
L
r/
W
L
CE
L
MAILBOX
中断
逻辑
8Kx16
记忆
排列
(bank 1)
MUX
MUX
8Kx16
记忆
排列
(bank 0)
MUX
MUX
控制
逻辑
i/o
控制
BANK
DECODE
地址
DECODE
r/
W
R
CE
0R
CE
1R
UB
R
LB
R
OE
R
i/o
8r-15r
i/o
0r-7r
一个
12R
一个
0R
(1)
控制
逻辑
i/o
控制
BANK
DECODE
地址
DECODE
一个
5R
(1)
一个
0R
(1)
LB
R
/
UB
R
OE
R
r/
W
R
CE
R
4078 drw 01
MBSEL
R
INT
R
MBSEL
L
INT
L
BKSEL
3
(2)
BKSEL
0
(2)
BANK
选择
BA
1R
BA
0R
BA
1L
BA
0L
高-速 3.3v
32k x 16 bank-switchable
双-ported sram 和
外部 bank 选择
◆◆
◆◆
◆
32k x 16 bank-switchable 双-ported sram architecture
– 四 独立 8k x 16 banks
– 512 kilobit 的 记忆 在 碎片
◆◆
◆◆
◆
快 异步的 地址-至-数据 进入 时间: 15ns
◆◆
◆◆
◆
用户-控制 输入 管脚 包含 为 bank 选择
◆◆
◆◆
◆
独立 端口 控制 和 异步的 地址 &放大;
数据 busses
◆◆
◆◆
◆
四 16-位 mailboxes 有 至 各自 端口 为 inter-
处理器 communications; 中断 选项
idt70v7278s/l
注释:
1. 这 第一 六 地址 管脚 为 各自 端口 提供 双 功能. 当
MBSEL
= v
IH
, 这 管脚 提供 作 记忆 地址 输入. 当
MBSEL
= v
IL
, 这 管脚 提供 作 mailbox
地址 输入.
2. 各自 bank 有 一个 输入 管脚 assigned 那 准许 这 用户 至 toggle 这 分派 的 那 bank 在 这 二 端口. 谈及 至 真实 表格 i 为 更多 详细信息.
◆◆
◆◆
◆
中断 flags 和 可编程序的 masking
◆◆
◆◆
◆
双 碎片 使能 准许 为 depth expansion 没有
外部 逻辑
◆◆
◆◆
◆
UB
和
LB
是 有 为 x8 或者 x16 总线 相一致
◆◆
◆◆
◆
lvttl-兼容, 单独的 3.3v (±5%) 电源 供应
◆◆
◆◆
◆
有 在 一个 100-管脚 薄的 四方形 flatpack
◆◆
◆◆
◆
工业的 温度 范围 (-40° 至 +85°c) 是 有
为 选择 speeds
: 点此下载
