8 的 28 12月 14, 2001
79rc64574™ 79rc64575™
中断 接口
int*(5:0) I
中断
六 一般 处理器 中断, 位-wise ored 和 位 5:0 的 这 中断 寄存器.
NMI* I
非-maskable 中断
非-maskable 中断, ored 和 位 6 的 这 中断 寄存器.
initialization 接口
V
CC
O
kI
V
CC
是 ok
当 asserted, 这个 信号 indicates 至 这 处理器 那 这 电源 供应 有 被 在之上 这 vcc 最小
为 更多 比 100 milliseconds 和 将 仍然是 稳固的. 这 assertion 的 v
CCO
k initiates 这 initialization
sequence.
ColdReset* I
cold 重置
这个 信号 必须 是 asserted 为 一个 电源 在 重置 或者 一个 cold 重置. coldreset 必须 是 de-asserted synchro-
nously 和 sysclock.
Reset* I
重置
这个 信号 必须 是 asserted 为 任何 重置 sequence. 它 能 是 asserted synchronously 或者 asynchronously 为
一个 cold 重置, 或者 synchronously 至 initiate 一个 warm 重置. 重置 必须 是 de-asserted synchronously 和
sysclock.
ModeClock O
激励-模式 时钟
串行 激励-模式 数据 时钟 输出 在 这 系统 时钟 频率 分隔 用 二 hundred fifty-六.
ModeIn I
激励-模式 数据 在
串行 激励-模式 数据 输入.
jtag 接口
TDI I
jtag 数据 在
在 这 rising 边缘 的 tck, 串行 输入 数据 是 shifted 在 也 这 操作指南 寄存器 或者 数据 寄存器,
取决于 在 这 tap 控制 状态. 一个 外部 拉-向上 电阻 是 必需的.
TDO O
jtag 数据 输出
在 这 下落 边缘 的 tck, 这 tdo 是 串行 数据 shifted 输出 从 也 这 操作指南 或者 数据 寄存器. 当
非 数据 是 shifted 输出, 这 tdo 是 触发-陈述 (高 阻抗).
TCK I
jtag 时钟 输入
一个 输入 测试 时钟 使用 至 变换 在 或者 输出 的 这 boundary-scan 寄存器 cells. tck 是 独立 的 这 sys-
tem 和 处理器 时钟 和 名义上的 40-60% 职责 循环.
TMS I
jtag command 选择
这 逻辑 信号 received 在 这 tms 输入 是 解码 用 这 tap 控制 至 控制 测试 运作. tms 是
抽样 在 这 rising 边缘 的 tck. 一个 外部 拉-向上 电阻 是 必需的.
TRST* I
jtag 重置
这 trst* 管脚 是 一个 起作用的-低 信号 使用 为 异步的 重置 的 这 debug 单位, 独立 的 这 pro-
cessor 逻辑. 在 正常的 cpu 运作, 这 jtag 控制 将 是 使保持 在 这 重置 模式, asserting 这个
起作用的 低 管脚.
当 asserted 低, 这个 管脚 将 也 tristate 这 tdo 管脚. 一个 外部 拉-向下 电阻 是 必需的.
JTAG32* I
jtag 32-位 scan
这个 管脚 是 使用 至 控制 长度 的 这 scan chain 为 sysad (32-位 或者 64-位) 为 这 jtag 模式. 当 设置
至 vss, 32-位 总线 模式 是 选择. 在 这个 模式, 仅有的 sysad(31:0) 是 部分 的 这 scan chain. 当 设置 至
vcc, 64-位 总线 模式 是 选择. 在 这个 模式, sysad(63:0) 是 部分 的 这 scan chain. 这个 管脚 有 一个 built-in
拉-向下 设备 至 保证 32-位 scan, 如果 它 是 left un 连接.
jr_v
cc
I
jtag vcc
这个 管脚 有 一个 内部的 拉-向下 至 continuously 重置 这 jtag 控制 (如果 left unconnected) bypassing
这 trst* 管脚. 当 有提供的 和 vcc, 这 trst* 管脚 将 是 这 primary 控制 为 这 jtag 重置.
管脚 名字 类型 描述
表格 5 管脚 描述 (页 2 的 2)
: 点此下载
