PreliminaryW91031
-18-
fsk 发现, 持续
参数 标识 情况 最小值 典型值.* 最大值 单位 注释
输入 fsk 至 fcdn 高 延迟 tCA FCDN 8 mS
Hysteresis 8 mS
便条: " * " 典型 图示 是 在 vDD= 5v 和 温度 = 25
°
c 是 设计 aids 仅有的, not 有保证的 和 不 主题 至
生产 测试.
3-线 接口 (模式 0)
参数 标识 情况 最小值 典型值.* 最大值 单位 注释
上升 时间 tRR 200 nS 4
下降 时间 tRF FDRN 200 nS 4
低 时间 tRL 415 416 417
µ
S
2
比率 数据 1188 1200 1212 bpS 1
输入 fsk 至 数据 延迟 tIDD 1 5 mS
上升 时间 tR 200 nS 4
下降 时间 tF DCLK 200 nS 4
数据 至 dclk 延迟 tDCD 数据 6 416
µ
S
1, 2, 3
dclk 至 数据 延迟 tCDD 6 416
µ
S
1, 2, 3
频率 fDCLK0 1201.6 1202.8 1204 Hz 2
高 时间 tCH DCLK 415 416 417
µ
S
2
低 时间 tCL 415 416 417
µ
S
2
dclk 至 fdrn 延迟 tCRD dclk, fdrn 415 416 417
µ
S
2
注释:
" * " ttypical 图示 是 为 vDD= 5v 和 温度 = 25
°
c,
是 设计 aids 仅有的, 不 有保证的 和 不 主题 至 生产
测试.
1: fsk 在放 数据 比率 在 1200 +/-12 波特.
2: osci 频率 在 3.579545 mhz +/-0.1%.
3: 函数 的 信号 情况.
4: 50 pf 加载.
3-线 接口 (模式 1)
参数 标识 情况 最小值 典型值.* 最大值 单位 注释
频率 fDCLK1 1 MHz
职责 循环 DCLK 30 70 %
上升 时间 tR1 20 nS
dclk 低 设置-向上 至 fdrn tDDS dclk, 500 nS
dclk 低 支撑 时间 之后
FDRN
tDDH FDRN 500 nS
便条: " * " 典型 图示 是 在 vDD= 5v 和 温度 = 25
°
c 是 设计 aids 仅有的, 不 有保证的 和 不 主题 至
生产 测试.
: 点此下载
