PreliminaryW91031
发行 释放 日期: 8月 2000
-21-修订 a1
DCLK
t R1
V
HM
VLM
V
HM= 0.7 v , v
DD LM
= 0.3 v
DD
图示 8-7. dclk 模式 1 输入 定时
Demodulated
内部的
位 stream
开始
0 b0 b1 b2 b3 b4 b5 b6 b7 1 0
停止 停止 开始
数据
b0 b1 b2 b3 b4 b5 b6 b7
DCLK
FDRN
1/f
DCLK1
b7b6b5
1
b0
b0b7b6
t
DDS
t
DDH
nth 字节 数据 (n + 1)th 字节 数据
(n - 1)th 字节 数据 nth 字节 数据
t
RL
便条 2note 1
1. fdrn cleared 至 高 用 dclk.
2. fdrn 不 cleared, 低 为 最大 时间 (1/2 位 宽度).
注释:
图示 8-8. 串行 数据 接口 定时 的 fsk demodulation 在 模式 1