1–4
1.4 终端 功能
1.4.1 dma/bulky 数据 接口
终端
i/o 描述
名字 pge 非. ggw 非.
i/o 描述
ATACK 13 G1 O atapi acknowledge
BDACK 41 T4 I dma acknowledge
bdibusy/
bdreq(scsi)
22 L1 O dma 输入 busy
BDICLK 8 E1 I dma 输入 时钟. bdiclk 必须 是 提供 当 bulky 数据
接口 是 在 同步的 模式. 看 注释 1 和 2.
bdien/
bdwr(scsi)
23 L2 I dma 输入 使能
bdif[2:0] 17, 16, 14 j1, h2, h1 i/o dma 输入 标记. indicates 顺序 的 这 输入 数据 在 stream.
bdio[15:0] 53, 50, 49, 48, 46,
45, 44, 42, 40, 39,
37, 36, 34, 30, 29, 28
t8, u7, t7, r7, r6,
u5, t5, u4, r4, u3,
u2, t1, r1, n3, n2,
N1
i/o dma 数据
BDITRIS 7 E2 I bdio 3-状态 设置. 当 bditris 是 设置 高, bdibusy, bdoavail,
和 atack 是 initially 3-状态. 看 便条 3.
bdoavail/
bdrw(scsi)
25 M1 O bdoavail 是 这 dma 输出 有. 在 scsi 模式, bdrw 是
dmarw(90h bit0). 它 indicates 这 电流 状态 (读 或者 写) 的 这
bulky 接口.
BDOCLK 12 G2 O dma 时钟 输出 为基础 在 这 49.152-mhz phy 时钟
BDOCLKDIS 9 F3 I bdoclk 时钟 输出 使不能运转. 系 高 至 使不能运转 bdoclk
bdoen/
bdrd(scsi)
26 M2 I dma 输出 使能
bdof[2:0] 21, 20, 18 k3, k2, j3 O dma 输出 标记. indicates 顺序 的 这 输出 数据 在 stream.
注释: 1. 任何 频率 向上 至 40 mhz 能 是 使用. 这 最大 频率 是 不 必需的 至 相一致 这 转移 速 频率.
2. 当 在 同步的 模式, bdiclk 是 必需的. 这 bdiclk 输入 是 ignored 当 在 异步的 模式.
模式
时钟
异步的 BDOCLK
同步的 BDICLK
3. bdorst/bdirst (94h) activates bdibusy, bdoavail, 和 atack.
: 点此下载
