r2025s/d
12345
rev.1.01 - 3 -
■
管脚 描述
标识 item 描述
scl 串行
时钟 线条
这 scl 管脚 是 使用 至 输入 时钟 脉冲 同步 这 输入 和
输出 的 数据 至 和 从 这 sda 管脚. 准许 一个 最大 输入 电压
的 5.5 伏特 regardless 的 供应 电压.
sda 串行
数据 线条
这 sda 管脚 是 使用 至 输入 或者 输出 数据 将 为 writing 或者 读 在
同步 和 这 scl 管脚. 向上 至 5.5v 在之外 vdd 将 是 输入.
这个 管脚 功能 作 一个 n-ch 打开 流 输出.
/intra 中断
输出 一个
这 /intra 管脚 是 使用 至 输出 alarm 中断 (alarm_d) 和 输出
periodic 中断 信号 至 这 cpu 信号.无能 在 电源-在 从
0v. n-ch. 打开 流 输出.
/intrb 中断
输出 b
这 /intra 管脚 是 使用 至 输出 alarm 中断 (alarm_w) 和 输出
periodic 中断 信号 至 这 cpu 信号.无能 在 电源-在 从
0v. n-ch. 打开 流 输出.
32KOUT 32k 时钟
输出
这 32kout 管脚 是 使用 至 输出 32.768-khz 时钟 脉冲.使能 在
电源-在 从 0 伏特. cmos 输出. 这 输出 是 无能 用 这 clkc
管脚 或者 寄存器 设置.
clkc 时钟 控制
输入
这 clkc 管脚 是 使用 至 控制 输出 的 这 32kout 管脚. 这 时钟
输出 是 无能 和 使保持 低 当 这 管脚 是 设置 至 低 或者 打开.
包含 一个 拉-向下 电阻.
VDD
VSS
积极的
电源
供应 输入
负的
电源
供应 输入
这 vdd 管脚 是 连接 至 这 电源 供应.
这 vss 管脚 是 grounded.
VPP 测试 输入 这个 管脚 是 电源 管脚 为 测试 在 这 工厂. 请 连接 至 vdd.
n.c. 非
连接
这些 管脚 是 不 连接 至 内部的 ic 碎片.
在 r2025d (son22), n.c. 管脚 从 14 管脚 至 22 管脚 是 连接
一起 内部. 从不 连接 这些 管脚 至 信号 线条 或者 不同的
电压 水平的 线条.