8XC196MC
管脚 描述
(alphabetically ordered) (持续)
标识 函数
PORT6 8-位 输出 port P66 和 P67 输出 PWM 这 其他 是 使用 作 这 波
表格 发生器 outputs 能 是 使用 作 标准 输出 ports
PWM0 PWM1 可编程序的 职责 cycle 可编程序的 频率 脉冲波 宽度 Modulator
(p66 p67)
pins 这 职责 循环 有 一个 决议 的 256 steps 和 这 频率 能 相异
从 122 Hz 至 31 KHz (16 MHz 输入 时钟) 管脚 将 是 配置 作
标准 输出 如果 PWM 是 不 used
RD (p53) 读 信号 输出 至 外部 memory RD 是 低 仅有的 在 外部 记忆
reads 能 是 使用 作 标准 IO 当 不 使用 作 RD
准备好 (p56) 准备好 输入 至 lengthen 外部 记忆 cycles 如果 准备好
e
0 这 记忆
控制 inserts wait states 直到 这 next 积极的 转变 的 CLKOUT
occurs 和 准备好
e
1 能 是 使用 作 标准 IO 当 不 使用 作
READY
重置 重置 输入 至 和 打开-流 输出 从 这 chip 使保持 低 为 在 least 16
状态 时间 至 重置 这 chip 输入 高 为 正常的 operation 重置 有 一个
Ohmic 内部的 pullup resistor
T1CLK 计时器 0 时钟 input 这个 管脚 有 二 其它 alternate functions ACH10 和
(p12)
P12
T1DIR 计时器 0 方向 input 这个 管脚 有 二 其它 alternate functions ACH11 和
(p13)
P13
V
PP
这 程序编制 电压 是 应用 至 这个 pin 它 是 也 这 定时 管脚 为 这
返回 从 电源 向下 circuit 连接 这个 管脚 和 一个 1
m
F 电容 至 V
SS
anda1M
X
电阻 至 V
CC
如果 这 电源 向下 特性 是 不 used 连接
这 管脚 至 V
CC
WG1–WG3WG1–WG3 3 阶段 输出 信号 和 它们的 complements 使用 在 发动机 控制
(p60–p65)
applications 这 管脚 能 也 是 配置 作 标准 输出 pins
WRWRL (p52) 写 和 写 低 输出 至 外部 memory WR 将 go 低 每 外部
write WRL
将 go 低 仅有的 为 外部 写 至 一个 甚至 byte 能 是 使用 作
标准 IO 当 不 使用 作 WR
WRL
XTAL1 输入 的 这 振荡器 反相器 和 这 内部的 时钟 generator 这个 管脚 应当
是 使用 当 使用 一个 外部 时钟 source
XTAL2 输出 的 这 振荡器 inverter
PMODE 确定 这 非易失存储器 程序编制 mode
(p04–7)
PACT 一个 低 信号 在 自动 程序编制 模式 indicates 那 程序编制 是 在
(p25)
process 一个 高 信号 indicates 程序编制 是 complete
PALE 一个 下落 边缘 在 从动装置 程序编制 模式 和 自动 配置 字节
(p21)
程序编制 模式 indicates 那 端口 3 和 4 包含 有效的 程序编制
addresscommand 信息 (输入 至 从动装置)
PROG 一个 下落 边缘 在 从动装置 程序编制 模式 begins programming 一个 rising 边缘
(p22)
ends programming
PVER 一个 高 信号 在 从动装置 程序编制 模式 和 自动 配置 字节
(p20)
程序编制 模式 indicates 这 字节 编写程序 correctly
CPVER Cumulative 程序 Verification 管脚 是 高 如果 所有 locations 自从 进去 一个
(p26)
程序编制 模式 有 编写程序 correctly
AINC 自动 Increment 起作用的 低 输入 使能 这 自动 increment mode 自动
(p24)
increment 将 准许 读 或者 writing 的 sequential 非易失存储器 locations 没有
地址 transactions 横过 这 PBUS 为 各自 读 或者 write
8