1-9
系统 总线, hdi16, 和 中断 信号
保留
BADDR29
IRQ2
输出
输出
输入
这 primary 配置 是 保留.
burst 地址 29
1
一个 的 five 输出 的 这 记忆 控制. 这些 管脚 连接 直接地 至
记忆 设备 控制 用 这 msc8103 记忆 控制.
中断 要求 2
1
一个 的 第八 外部 线条 那 能 要求 一个 维护 routine, 通过 这 内部的
中断 控制, 从 这 sc140 核心.
保留
BADDR30
IRQ3
输出
输出
输入
这 primary 配置 是 保留.
burst 地址 30
1
一个 的 five 输出 的 这 记忆 控制. 这些 管脚 连接 直接地 至
记忆 设备 控制 用 这 msc8103 记忆 控制.
中断 要求 3
1
一个 的 第八 外部 线条 那 能 要求 一个 维护 routine, 通过 这 内部的
中断 控制, 从 这 sc140 核心.
保留
BADDR31
IRQ5
输出
输出
输入
这 primary 配置 是 保留.
burst 地址 31
1
一个 的 five 输出 的 这 记忆 控制. 这些 管脚 连接 直接地 至
记忆 设备 控制 用 这 msc8103 记忆 控制.
中断 要求 5
1
一个 的 第八 外部 线条 那 能 要求 一个 维护 routine, 通过 这 内部的
中断 控制, 从 这 sc140 核心.
BR
输入/输出
输出
输入
总线 要求
2
一个 输出 当 一个 外部 arbiter 是 使用. 这 msc8103 asserts 这个 管脚 至
要求 ownership 的 这 总线.
一个 输入 当 一个 内部的 arbiter 是 使用. 一个 外部 主控 应当 assert 这个 管脚
至 要求 总线 ownership 从 这 内部的 arbiter.
BG
输入/输出
输出
输入
总线 grant
2
一个 输出 当 一个 内部的 arbiter 是 使用. 这 msc8103 asserts 这个 管脚 至 grant
总线 ownership 至 一个 外部 总线 主控.
一个 输入 当 一个 外部 arbiter 是 使用. 这 外部 arbiter 应当 assert 这个
管脚 至 grant 总线 ownership 至 这 msc8103.
ABB
IRQ2
输入/输出
输出
输入
输入
地址 总线 busy
1
这 msc8103 asserts 这个 管脚 为 这 持续时间 的 这 地址 总线 tenure. 下列的
一个 地址 acknowledge (aack
) 信号, 这个 terminates 这 地址 总线 tenure,
这 msc8103 deasserts abb
为 一个 fraction 的 一个 总线 循环 和 然后 stops 驱动
这个 管脚.
这 msc8103 做 不 假设 总线 ownership 作 长 作 它 senses 那 这个 管脚 是
asserted 用 一个 外部 总线 主控.
中断 要求 2
1
一个 的 这 第八 外部 线条 那 能 要求 一个 维护 routine, 通过 这 内部的
中断 控制, 从 这 sc140 核心.
表格 1-5.
系统 总线, hdi16, 和 中断 信号 (持续)
信号 数据 流动 描述
: 点此下载
