1-12
系统 总线, hdi16, 和 中断 信号
D56
HACK
/hack
HRRQ
/hrrq
输入/输出
输出
输出
数据 总线 位 56
在 写 transactions 这 总线 主控 驱动 这 有效的 数据 在 这个 管脚. 在 读
transactions 这 从动装置 驱动 这 有效的 数据 在 这个 管脚.
host acknowledge
3
当 这 hdi16 是 编写程序 至 接口 和 一个 单独的 host 要求 host 总线,
这个 管脚 是 这 host acknowledge 施密特 触发 输入 (hack). 这 极性 的 这
host acknowledge 是 可编程序的.
receive host 要求
3
当 这 hdi16 是 编写程序 至 接口 和 一个 翻倍 host 要求 host 总线,
这个 管脚 是 这 receive host 要求 输出 (hrrq
/hrrq). 这 信号 能 是
编写程序 作 驱动 或者 打开 流. 这 极性 的 这 host 要求 是
可编程序的.
D57
HDSP
输入/输出
输入
数据 总线 位 57
在 写 transactions 这 总线 主控 驱动 这 有效的 数据 在 这个 管脚. 在 读
transactions 这 从动装置 驱动 这 有效的 数据 在 这个 管脚.
host 数据 strobe 极性
3
当 这 hdi16 接口 是 使能, 这个 管脚 是 这 host 数据 strobe 极性
(hdsp).
D58
HDDS
输入/输出
输入
数据 总线 位 58
在 写 transactions 这 总线 主控 驱动 这 有效的 数据 在 这个 管脚. 在 读
transactions 这 从动装置 驱动 这 有效的 数据 在 这个 管脚.
host 双 数据 strobe
3
当 这 hdi16 接口 是 使能, 这个 管脚 是 这 host 双 数据 strobe (hdds).
D59
H8BIT
输入/输出
输入
数据 总线 位 59
在 写 transactions 这 总线 主控 驱动 这 有效的 数据 在 这个 管脚. 在 读
transactions 这 从动装置 驱动 这 有效的 数据 在 这个 管脚.
H8BIT
3
当 这 hdi16 接口 是 使能, 这个 位 确定 如果 这 接口 是 在 8-位
或者 16-位 模式.
D60
HCS2
输入/输出
输入
数据 总线 位 60
在 写 transactions 这 总线 主控 驱动 这 有效的 数据 在 这个 管脚. 在 读
transactions 这 从动装置 驱动 这 有效的 数据 在 这个 管脚.
host 碎片 选择
3
当 这 hdi16 接口 是 使能, 这个 是 一个 的 这 二 碎片-选择 管脚. 这
hdi16 碎片 选择 是 一个 logical 或者 的 hcs1
和 hcs2.
D[61–63]
保留
输入/输出
数据 总线 位 61–63
使用 仅有的 在 60x-模式-仅有的 模式. 在 写 transactions 这 总线 主控 驱动 这
有效的 数据 在 这个 总线. 在 读 transactions 这 从动装置 驱动 这 有效的 数据 在 这个
总线.
这些 专心致志的 信号 是 保留 当 这 hdi16 是 使能.
3
表格 1-5.
系统 总线, hdi16, 和 中断 信号 (持续)
信号 数据 流动 描述
: 点此下载
