1-14
系统 总线, hdi16, 和 中断 信号
IRQ4
DP4
DREQ3
ext_bg3
输入
输入/输出
输入
输出
中断 要求 4
1
一个 的 第八 外部 线条 那 能 要求 一个 维护 routine, 通过 这 内部的
中断 控制, 从 这 sc140 核心.
数据 parity 4
1
这 代理 那 驱动 这 数据 总线 也 驱动 这 数据 parity 信号. 这 值
驱动 在 这 数据 parity 四 管脚 应当 给 odd parity (odd 号码 的 ones) 在
这 组 的 信号 那 包含 数据 parity 4 和 d[32–39].
dma 要求 3
1
一个 外部 附带的 使用 这个 管脚 至 要求 dma 维护.
外部 总线 grant 3
1,2
这 msc8103 asserts 这个 管脚 至 grant 总线 ownership 至 一个 外部 总线 主控.
IRQ5
DP5
DREQ4
ext_dbg3
输入
输入/输出
输入
输出
中断 要求 5
1
一个 的 第八 外部 线条 那 能 要求 一个 维护 routine, 通过 这 内部的
中断 控制, 从 这 sc140 核心.
数据 parity 5
1
这 代理 那 驱动 这 数据 总线 也 驱动 这 数据 parity 信号. 这 值
驱动 在 这 数据 parity five 管脚 应当 给 odd parity (odd 号码 的 ones) 在
这 组 的 信号 那 包含 数据 parity 5 和 d[40–47].
dma 要求 4
1
一个 外部 附带的 使用 这个 管脚 至 要求 dma 维护.
外部 数据 总线 grant 3
1,2
这 msc8103 asserts 这个 管脚 至 grant 数据 总线 ownership 至 一个 外部 总线
主控.
IRQ6
DP6
DACK3
输入
输入/输出
输出
中断 要求 6
1
一个 的 第八 外部 线条 那 能 要求 一个 维护 routine, 通过 这 内部的
中断 控制, 从 这 sc140 核心.
数据 parity 6
1
这 代理 那 驱动 这 数据 总线 也 驱动 这 数据 parity 信号. 这 值
驱动 在 这 数据 parity 六 管脚 应当 给 odd parity (odd 号码 的 ones) 在 这
组 的 信号 那 包含 数据 parity 6 和 d[48–55].
dma acknowledge 3
1
这 dma 驱动 这个 输出 至 acknowledge 这 dma transaction 在 这 总线.
IRQ7
DP7
DACK4
输入
输入/输出
输出
中断 要求 7
1
一个 的 第八 外部 线条 那 能 要求 一个 维护 routine, 通过 这 内部的
中断 控制, 从 这 sc140 核心.
数据 parity 7
1
这 主控 或者 从动装置 那 驱动 这 数据 总线 也 驱动 这 数据 parity 信号. 这
值 驱动 在 这 数据 parity 七 管脚 应当 给 odd parity (odd 号码 的
ones) 在 这 组 的 信号 那 包含 数据 parity 7 和 d[56–63].
dma acknowledge
1
这 dma 驱动 这个 输出 至 acknowledge 这 dma transaction 在 这 总线.
TA
输入/输出
转移 acknowledge
indicates 那 一个 数据 跳动 是 有效的 在 这 数据 总线. 为 单独的 跳动 transfers,
assertion 的 ta
indicates 这 末端 的 这 转移. 为 burst transfers, ta是
asserted 四 时间 至 表明 这 转移 的 四 数据 beats 和 这 last assertion
表明 这 末端 的 这 burst 转移.
表格 1-5.
系统 总线, hdi16, 和 中断 信号 (持续)
信号 数据 流动 描述
: 点此下载
