ds001-2 (v2.2) 九月 3, 2003
www.xilinx.com
单元 2 的 4
产品 规格
1-800-255-7778 1
© 2003 xilinx, 公司 所有 权利 保留. 所有 xilinx 商标, 注册 商标, patents, 和 免责声明 是 作 列表 一个t
http://www.xilinx.com/legal.htm
.
所有 其它 商标 和 注册 商标 是 这 恰当的ty 的 它们的 各自的 所有权人. 所有 规格 是 主题 至 change 没有 注意.
architectural 描述
spartan-ii 排列
这 spartan-ii 用户-可编程序的 门 排列, 显示 在
图示 1, 是 composed 的 five 主要的 configurable elements:
• iobs 提供 这 接口 在 这 包装 管脚
和 这 内部的 逻辑
• clbs 提供 这 函数的 elements 为 constructing
大多数 逻辑
• 专心致志的 块 内存 memories 的 4096 位 各自
• 时钟 dlls 为 时钟-分发 延迟 补偿
和 时钟 domain 控制
• 多功能的 multi-水平的 interconnect 结构
作 能 是 seen 在图示 1, 这 clbs 表格 这 central 逻辑
结构 和 容易 进入 至 所有 支持 和 routing struc-
tures. 这 iobs 是 located 周围 所有 这 逻辑 和 mem-
ory elements 为 容易 和 快 routing 的 信号 在 和 止
这 碎片.
值 贮存 在 静态的 记忆 cells 控制 所有 这 config-
urable 逻辑 elements 和 interconnect resources. 这些
值 加载 在 这 记忆 cells 在 电源-向上, 和 能
再装填 如果 需要 至 改变 这 函数 的 这 设备.
各自 的 这些 elements 将 是 discussed 在 detail 在 这 fol-
lowing sections.
输入/输出 块
这 spartan-ii iob, 作 seen 在图示 1, 特性 输入 和
输出 那 支持 一个 宽 多样性 的 i/o signaling stan-
dards. 这些 高-速 输入 和 输出 是 有能力 的
supporting 各种各样的 状态 的 这 art 记忆 和 总线 inter-
faces.Table 1lists 一些 的 这 standards 这个 是 sup-
ported along 和 这 必需的 涉及, 输出 和
末端 电压 需要 至 满足 这 标准.
这 三 iob 寄存器 函数 也 作 边缘-triggered
d-类型 flip-flops 或者 作 水平的-敏感的 latches. 各自 iob 有
一个 时钟 信号 (clk) shared 用 这 三 寄存器 和 inde-
pendent 时钟 使能 (ce) 信号 为 各自 寄存器.
046
spartan-ii 2.5v fpga 家族:
函数的 描述
ds001-2 (v2.2) 九月 3, 2003
00
产品 规格
R
图示 1:
spartan-ii 输入/输出 块 (iob)
包装 管脚
包装
管脚
包装 管脚
D
CK
EC
SR
Q
D
CK
EC
SR
Q
D
CK
EC
SR
Q
可编程序的
偏差 &放大;
静电释放 网络
V
CCO
i/o
i/o, v
REF
内部的
涉及
至 next i/o
至 其它
外部 v
REF
输入
的 bank
可编程序的
输入 缓存区
可编程序的
输出 缓存区
可编程序的
延迟
VCC
OE
SR
O
OCE
I
ICE
IQ
CLK
TCE
T
D
s001_02_090600
TFF
止
IFF
: 点此下载
