6 altera 公司
cyclone fpga 家族 数据 薄板 初步的 信息
逻辑 排列
Blocks
各自 lab 组成 的 10 les, le carry chains, lab 控制 信号, 一个 local
interconnect, 看-向上 表格 (lut) chain, 和 寄存器 chain 连接
线条. 这 local interconnect transfers 信号 在 les 在 这 一样
lab. lut chain 连接 转移 这 输出 的 一个 le’s lut 至 这
调整 le 为 快 sequential lut 连接 在里面 这 一样 lab.
寄存器 chain 连接 转移 这 输出 的 一个 le’s 寄存器 至 这
调整 le’s 寄存器 在里面 一个 lab. 这 quartus
®
ii compiler places
有关联的 逻辑 在里面 一个 lab 或者 调整 labs, 准许 这 使用 的 local,
lut chain, 和 寄存器 chain 连接 为 效能 和 范围
效率.图示 2详细信息 这 cyclone lab.
图示 2. cyclone lab 结构
直接 link
interconnect 从
调整 块
直接 link
interconnect 至
调整 块
行 interconnect
column interconnect
local interconnectlab
直接 link
interconnect 从
调整 块
直接 link
interconnect 至
调整 块
: 点此下载
