ds106-1 (v1.6) 九月 24, 2003
www.xilinx.com
1
产品 规格
1-800-255-7778
© 2003 xilinx, 公司 所有 权利 保留. 所有 xilinx 商标, 注册 商标, patents, 和 免责声明 是 作 列表 一个t
http://www.xilinx.com/legal.htm
.
所有 其它 商标 和 注册 商标 是 这 所有物 的 它们的 各自的 所有权人. 所有 specifications 是 主题 至 change 没有 注意.
介绍
这 spartan™-iie 1.8v 地方-可编程序的 门 排列 家族
给 用户 高 效能, abundant 逻辑 resources, 和 一个
rich 特性 设置, 所有 在 一个 exceptionally 低 价格. 这 七-mem-
ber 家族 提供 densities ranging 从 50,000 至 600,000 系统
门, 作 显示 在Table 1. 系统 效能 是 supported
在之外 200 mhz.
spartan-iie 设备 deliver 更多 gates, i/os, 和 特性 每 dol-
lar 比 其它 fpgas 用 结合 先进的 处理 技术
和 一个 streamlined architecture为基础 在 这 proven virtex™-e
platform. 特性 包含 块 内存 (至 288k 位), distributed
内存 (至 221,184 位), 19 可选择的 i/o standards, 和 四
dlls (延迟-锁 循环). 快, predictable interconnect
意思 那 successive 设计 iterations continue至 满足 定时
(所需的)东西.
这 spartan-iie 家族 是 一个 superior alternative 至 掩饰-pro-
grammed asics. 这 fpga 避免这 最初的 费用, lengthy
开发 循环, 和 固有的 风险 的 常规的 asics.
也, fpga programmability 准许 设计 升级 在 这 地方
和 非 硬件 replacement 需要 (impossible 和
asics).
特性
• 有保证的 至 满足 全部 electrical 规格 在
T
J
= –40°c 至 +125°c
• 第二 一代 asic替换 技术
- densities 作 高 作 15,552 逻辑 cells 和 向上 至
600,000 系统 门
- streamlined 特性 为基础在 virtex-e architecture
- unlimited 在-系统 reprogrammability
- 非常 低 费用
• 系统 水平的 特性
- selectram+™ hierarchical 记忆:
· 16 位/lut distributed 内存
· configurable 4k-位 真实 双-端口 块 内存
· 快 接口 至 外部 内存
- 低-电源 segmented routing architecture
- 专心致志的 carry 逻辑 for 高-速 arithmetic
- 效率高的 乘法器 支持
- cascade chain 为 宽-输入 功能
- abundant 寄存器/latches 和 使能, 设置, 重置
- 四 专心致志的 dlls 为 先进的 时钟 控制
· eliminate 时钟 分发 延迟
· 乘以, 分隔, 或者 阶段 变换
- 四 primary
低-skew
global
时钟
分发
nets
- ieee 1149.1 兼容 boundary scan 逻辑
• 多功能的 i/o 和 包装
- 低 费用 包装 available 在 所有 densities
- 家族 footprint 兼容性 在 一般 包装
- 19 高-效能 接口 standards
· lvttl, lvcmos, hstl, sstl, agp, ctt, gtl
· lvds 和 lvpecl 差别的 i/o
- 向上 至 120 差别的 i/o pairs 那 能 是 输入, 输出,
或者 双向的
• 全部地 supported 用 powerful xilinx ise 开发 系统
- 全部地 自动 mapping,placement, 和 routing
- 整体的 和 设计 entry 和 verification tools
- extensive ip 库 包含 dsp 功能 和 软
0
spartan-iie 1.8v fpga
automotive iq 产品 家族:
介绍 和 订货
ds106-1 (v1.6) 九月 24, 2003
00
产品 规格
R
表格 1:
spartan-iie fpga 家族 members
设备
逻辑
Cells
Typic一个l
系统 门 范围
(逻辑 和 内存)
CLB
排列
(r x c)
至t一个l
CLBs
最大
Av一个il一个ble
用户 i/o
(1)
最大
差别的
i/o pairs
Distributed
内存 位
块
内存 位
XC2S50E 1,728 23,000 - 50,000 16 x 24 384 182 83 24,576 32K
XC2S100E 2,700 37,000 - 100,000 20 x 30 600 182 86 38,400 40K
XC2S150E 3,888 52,000 - 150,000 24 x 36 864 182 114 55,296 48K
XC2S200E 5,292 71,000 - 200,000 28 x 42 1,176 182 120 75,264 56K
XC2S300E 6,912 93,000 - 300,000 32 x 48 1,536 329 120 98,304 64K
XC2S400E 10,800 145,000 - 400,000 40 x 60 2,400 329 120 153,600 160K
XC2S600E 15,552 210,000 - 600,000 48 x 72 3,456 329 120 221,184 288K
注释:
1. 用户 i/o counts 包含 这 四 global 时钟/用户 输入 管脚. 看 详细信息 在表格 3, 页 5
: 点此下载
