am186™ch hdlc 微控制器 数据 薄板 15
HLDA {CLKSEL1} O
总线-支撑 acknowledge
是 asserted 至 表明 至 一个 外部 总线 主控 那
这 微控制器 有 relinquished 控制 的 这 local 总线. 当 一个 外部
总线 主控 requests 控制 的 这 local 总线 (用 asserting 支撑), 这
微控制器 完成 这 总线 循环 在 progress, 然后 relinquishes 控制 的
这 总线 至 这 外部 总线 主控 用 asserting hlda 和 三-stating s2
–S0,
ad15–ad0, s6, 和 a19–a0. 这 下列的 是 也 三-陈述 和 有
pullups: ucs
, lcs, mcs3–MCS0, pcs7–PCS0, den, rd, wr, bhe, whb,
WLB
, 和 dt/r. ale 是 三-陈述 和 有 一个 pulldown.
当 这 外部 总线 主控 有 finished 使用 这 local 总线, 它 indicates 这个
至 这 微控制器 用 deasserting 支撑. 这 微控制器 responds 用
deasserting hlda.
如果 这 微控制器 需要 进入 至 这 总线 (为 例子, 为 refresh), 这
微控制器 deasserts hlda 在之前 这 外部 总线 主控 deasserts
支撑. 这 外部 总线 主控 必须 是 能 至 deassert 支撑 和 准许 这
微控制器 进入 至 这 总线. 看 这 定时 图解 为 总线 支撑 在
页 59.
支撑 — STI
总线-支撑 要求
indicates 至 这 微控制器 那 一个 外部 总线 主控
needs 控制 的 这 local 总线.
这 微控制器 支撑 latency time—the 时间 在 支撑 要求 和
支撑 acknowledge—is 一个 函数 的 这 activity occurring 在 这 处理器
当 这 支撑 要求 是 received. 一个 支撑 要求 是 第二 仅有的 至 dram
refresh requests 在 priority 的 activity requests received 用 这 处理器. 这个
implies 那 如果 一个 支撑 要求 是 received just 作 一个 dma 转移 begins, 这
支撑 latency 能 是 作 好 作 四 总线 循环. 这个 occurs 如果 一个 dma 文字
转移 运作 是 带去 放置 从 一个 odd 地址 至 一个 odd 地址. 这个
是 一个 总的 的 16 时钟 循环 或者 更多 如果 wait states 是 必需的. 在 增加, 如果
锁 transfers 是 执行, 这 支撑 latency 时间 是 增加 用 这
长度 的 这 锁 转移. 支撑 latency 是 也 可能地 增加 用
dram refreshes.
这 板 设计者 是 有责任 为 合适的 terminating 这 支撑 输入.
为 更多 信息, 看 这 hlda 管脚 描述 在之上.
RD
—O
读 strobe
indicates 至 这 系统 那 这 微控制器 是 performing 一个
记忆 或者 i/o 读 循环. rd
是 有保证的 不 至 是 asserted 在之前 这
地址 和 数据 总线 是 三-陈述 在 这 地址-至-数据 转变. rd
是 三-陈述 和 一个 pullup 在 总线-支撑 或者 重置 情况.
表格 4. 信号 描述 (持续)
信号 名字
多路复用
信号(s)
类型 描述
: 点此下载
