16
am186™ch hdlc 微控制器 数据 薄板
S0
S1
S2
—
—
—
O
总线 循环 状态 2–0
表明 至 这 系统 这 类型 的 总线 循环 在 progress.
S
2能 是 使用 作 一个 logical 记忆 或者 i/o 指示信号, 和 s1能 是 使用 作 一个
数据 transmit 或者 receive 指示信号. s
2
–S0是 三-陈述 在 总线 支撑 和
三-陈述 和 一个 pullup 在 重置. 这 s
2–S0管脚 是 encoded 作 跟随:
S6 — O
总线 循环 状态 位 6:
这个 信号 是 asserted 在 t
1
–t
4
至 表明 一个 dma-
initiated 总线 循环 或者 一个 refresh 循环. s6 是 三-陈述 在 总线 支撑 和
三-陈述 和 一个 pulldown 在 重置.
SRDY [PIO35] STI
同步的 准备好
indicates 至 这 微控制器 那 这 addressed
记忆 空间 或者 i/o 设备 将 完全 一个 数据 转移. 这 srdy 管脚 accepts
一个 起作用的 高 输入 同步 至 clkout.
使用 srdy instead 的 ardy 准许 一个 relaxed 系统 定时 因为 的 这
除去 的 这 一个-half 时钟 时期 必需的 至 internally 同步 ardy.
至 总是 assert 这 准备好 情况 至 这 微控制器, 系 srdy 高. 如果 这
系统 做 不 使用 srdy, 系 这 管脚 低 至 yield 控制 至 ardy.
WHB
WLB
—
—
O
O
写 高 字节
和
写 低 字节
表明 至 这 系统 这个 字节 的 这
数据 总线 (upper, 更小的, 或者 两个都) participate 在 一个 写 循环. 在 80c186
微控制器 设计, 这个 信息 是 提供 用 bhe
, ad0, 和 wr.
不管怎样, 用 使用 whb
和 wlb, 这 标准 系统 接口 逻辑 和
外部 地址 获得 那 是 必需的 是 eliminated.
WHB
是 asserted 和 ad15–ad8. whb是 这 logical 和 的 bhe和 wr. 这个
管脚 是 三-陈述 和 一个 pullup 在 总线-支撑 或者 重置 情况.
WLB
是 asserted 和 ad7–ad0. wlb是 这 logical 和 的 ad0 和 wr. 这个
管脚 是 三-陈述 和 一个 pullup 在 总线-支撑 或者 重置 情况.
WR [PIO15] O
写 strobe
indicates 至 这 系统 那 这 数据 在 这 总线 是 至 是 写 至
一个 记忆 或者 i/o 设备. wr
是 三-陈述 和 一个 pullup 在 总线-支撑 或者 重置
情况.
表格 4. 信号 描述 (持续)
信号 名字
多路复用
信号(s)
类型 描述
总线 状态 管脚
S2
S1 S0 总线 循环
0 0 0 保留
0 0 1 读 数据 从 i/o
0 1 0 写 数据 至 i/o
011Halt
1 0 0 操作指南 fetch
1 0 1 读 数据 从 记忆
1 1 0 写 数据 至 记忆
1 1 1 毫无 (被动的)
: 点此下载
