am186™ch hdlc 微控制器 数据 薄板 19
碎片 选择
LCS
[RAS0]O
更小的 记忆 碎片 选择
indicates 至 这 系统 那 一个 记忆 进入 是 在
progress 至 这 更小的 记忆 块. 这 根基 地址 和 大小 的 这 更小的
记忆 块 是 可编程序的 向上 至 512 kbyte. lcs能 是 配置 为 8-
位 或者 16-位 总线 大小. lcs
是 三-陈述 和 一个 pullup 电阻 在 总线-支撑
或者 重置 情况.
[MCS0
]
MCS1
MCS2
[MCS3]
{UCSX8}
PIO4
[CAS1
]
[CAS0
]
[RAS1
]
PIO5
O
midrange 记忆 碎片 选择 3–0
表明 至 这 系统 那 一个 记忆
进入 是 在 progress 至 这 相应的 区域 的 这 midrange 记忆 块.
这 根基 地址 和 大小 的 这 midrange 记忆 块 是 可编程序的.
这 midrange 碎片 选择 能 是 配置 为 8-位 或者 16-位 总线 大小. 这
midrange 碎片 选择 是 三-陈述 和 pullup 电阻器 在 总线-支撑 或者
重置 情况.
[MCS0
] 能 是 编写程序 作 这 碎片 选择 为 这 全部 middle 碎片 选择
地址 范围.
不像 这 ucs
和 lcs碎片 选择 那 运作 相关的 至 这 早期 定时 的
这 nonmultiplexed 一个 地址 总线, 这 mcs
输出 assert 和 这 多路复用
ad 地址 和 数据 总线 定时.
PCS0
PCS1
PCS2
PCS3
[PCS4]
[PCS5]
[PCS6]
[PCS7]
[PIO13]
[PIO14]
—
—
PIO3
{CLKSEL2}
PIO2
PIO32
PIO31
O
附带的 碎片 选择 7–0
表明 至 这 系统 那 一个 进入 是 在
progress 至 这 相应的 区域 的 这 附带的 地址 块 (也 i/o
或者 记忆 地址 空间). 这 根基 地址 的 这 附带的 地址 块 是
可编程序的. pcs7
–PCS0是 三-陈述 和 pullup 电阻器 在 总线-
支撑 或者 重置 情况.
不像 这 ucs
和 lcs碎片 选择 那 运作 相关的 至 这 早期 定时 的
这 nonmultiplexed 一个 地址 总线, 这 pcs
输出 assert 和 这 多路复用
ad 地址 和 数据 总线 定时.
UCS
{ONCE}O
upper 记忆 碎片 选择
indicates 至 这 系统 那 一个 记忆 进入 是 在
progress 至 这 upper 记忆 块. 这 根基 地址 和 大小 的 这 upper
记忆 块 是 可编程序的 向上 至 512 kbytes. ucs
是 三-陈述 和 一个
弱 pullup 在 总线-支撑 或者 重置 情况.
这 ucs
能 是 配置 为 一个 8-位 或者 16-位 总线 大小 输出 的 重置. 为
额外的 信息, 看 这 {ucsx8
} 管脚 描述 在 表格 26, “reset
配置 管脚 (pinstraps),” 在 页 一个-7.
之后 重置, ucs
是 起作用的 为 这 64-kbyte 记忆 范围 从 f0000h 至 fffffh,
包含 这 重置 地址 的 ffff0h.
DRAM
[CAS0
]
[CAS1]
MCS2
MCS1
O
column 地址 strobes 1–0
: 当 也 这 upper 或者 更小的 碎片 选择
regions 是 配置 为 dram, 这些 管脚 提供 这 column 地址 strobe
信号 至 这 dram. 这 cas信号 能 是 使用 至 执行 字节 写 在 一个
manner 类似的 至 wlb
和 whb, 各自 (i.e., [cas0] corresponds 至 这
低 字节 (wlb
) 和 [cas1] corresponds 至 这 高 字节 (whb)).
[RAS0
]LCS O
行 地址 strobe 0
: 当 这 更小的 碎片 选择 区域 是 配置 至
dram, 这个 管脚 提供 这 行 地址 strobe 信号 至 这 更小的 dram bank.
[RAS1][MCS3]
PIO5
O
行 地址 strobe 1
: 当 这 upper 碎片 选择 区域 是 配置 至
dram, 这个 管脚 提供 这 行 地址 strobe 信号 至 这 upper dram bank.
表格 4. 信号 描述 (持续)
信号 名字
多路复用
信号(s)
类型 描述
: 点此下载
