SM5866AS
nippon 精确 电路 inc.—6
dsd 正常的 输入 模式 (sdi, sbcka)
dsd 阶段-modulated 输入 模式 (sdi, sbcka, sbckd)
参数 标识
比率
单位
最小值 典型值 最大值
sbcka 频率 f
SBA
– 2.8224 – MHz
sbcka 高-水平的 pulsewidth t
SBAWH
40 – – ns
sbcka 低-水平的 pulsewidth t
SBAWL
40 – – ns
sdi 建制 时间 t
SDS
10 – – ns
sdi 支撑 时间 t
SDH
10 – – ns
sbckd = 低
这个 figure 应用 当 bcpol = 低 (sbcka rising 边缘 读-在).
当 bcpol = 高, sbcka 有 opposite 阶段.
参数 标识
比率
单位
最小值 典型值 最大值
sbcka 频率 f
SBA
– 5.6448 – MHz
sbcka 高-水平的 pulsewidth t
SBAWH
20 – – ns
sbcka 低-水平的 pulsewidth t
SBAWL
20 – – ns
sbckd 频率 f
SBD
– 2.8224 – MHz
sbckd 高-水平的 pulsewidth t
SBDWH
40 – – ns
sbckd 低-水平的 pulsewidth t
SBDWL
40 – – ns
sdi 建制 时间 t
SDS
10 – – ns
sdi 支撑 时间 t
SDH
10 – – ns
sbcka rising 边缘
→
sbckd 下落 边缘 t
SAD
−
20 – 20 ns
bcpol = 低
SBCKA
(64fs)
SDI
SDS
t
SDH
t
1.5v
1.5v
SBA
1/f
SBAWH
t
SBAWL
t
SDI
1.5v
1.5v
1.5v
SBCKA
(128fs)
SBA
1/f
SBCWH
t
SBCWL
t
SBCKD
(64fs)
SAD
t
SBDWL
t
SBDWH
t
SBD
1/f
SDH
t
SDS
t
D1 D1 D2 D2 D3