pdf: 09005aef80c97087/源: 09005aef80c97015 micron 技术, inc., reserves 这 正确的 至 改变 产品 或者 规格 没有 注意.
mt48h8m16_2.fm - rev. e 3/05 en
12
©2003 micron 技术, 公司 所有 权利 保留.
128mb: x16 mobile sdram
模式 寄存器 定义
这 数据 将 是 有效的 用 时钟 边缘
n + m
. 为 例子, 假设 那 这 时钟 循环
时间 是 此类 那 所有 相关的进入 时间 是 符合, 如果 一个 读command 是 注册 在 t0
和 这 latency 是 编写程序 至 二 clocks, 这 dqs 将 开始 驱动 之后 t1 和 这
数据 将 是 有效的 用 t2, 作 显示 在 图示 5. 表格 5 indicates 这 运行 发生率
在 这个 各自 cas latency 设置 能 是 使用.
保留 states 应当 不 是 使用 作 unknown 运作 或者 incompatibility 和 future
版本 将 结果.
图示 5: cas latency
运行 模式
这 正常的 运行 模式 是 选择 用 setting m7 和 m8 至 零; 这 其它 combi-
nations 的 值 为 m7 和 m8 是 保留 为 future 使用 和/或者 测试 模式. 这 pro-
grammed burst 长度应用 至 两个都 读 和 写 bursts.
测试 模式 和 保留 states 应当 不 是 使用 因为 unknown 运作 或者
incompatibility 和 future 版本 将 结果.
写 burst 模式
当 m9 = 0, 这 burst 长度 programmed 通过 m0-m2 应用 至 两个都 读 和
写 bursts; 当 m9 = 1, 这 编写程序burst 长度 应用 至 读 bursts, 但是
写 accesses 是 单独的-location (nonburst) accesses.
表格 5: cas latency
速
容许的 运行 频率 (mhz)
cas latency = 2 cas latency = 3
-8
≤
104
≤
125
-10
≤
83.3
≤
104
CLK
DQ
T2T1 T3T0
cl = 3
LZ
D
输出
t
OH
t
COMMAND
NOPREAD
t
交流
NOP
T4
NOP
don’t 小心
未阐明的
CLK
DQ
T2T1 T3T0
cl = 2
LZ
D
输出
t
OH
t
COMMAND
NOP读
t
交流
NOP
: 点此下载
