max1248/max1249
+2.7v 至 +5.25v, 低-电源, 4-频道,
串行 10-位 adcs 在 qsop-16
______________________________________________________________________________________ 13
数据 framing
这 下落 边缘 的
CS
做
不
开始 一个 转换. 这
第一 逻辑 高 clocked 在 din 是 interpreted 作 一个 开始
位 和 定义 这 第一 位 的 这 控制 字节. 一个 变换器-
sion 开始 在 这 下落 边缘 的 sclk, 之后 这 eighth
位 的 这 控制 字节 (这 pd0 位) 是 clocked 在 din.
这 开始 位 是 定义 作:
这 第一 高 位 clocked 在 din 和
CS
低 任何
时间 这 转换器 是 空闲; e.g., 之后 v
DD
是 应用.
或者
这 第一 高 位 clocked 在 din 之后 位 3 的 一个 con-
版本 在 progress 是 clocked 面向 这 dout 管脚.
如果CS
是 toggled 在之前 这 电流 转换 是 com-
plete, 这 next 高 位 clocked 在 din 是 公认的 作
一个 开始 位; 这 电流 转换 是 terminated, 和 一个
新 一个 是 started.
这 fastest 这max1248/max1249 能 run 和
CS
使保持 低 在 conversions 是 15 clocks 每 变换器-
sion. 图示 10a 显示 这 串行-接口 定时 nec-
essary 至 执行 一个 转换 每 15 sclk 循环
在 外部 时钟 模式. 如果
CS
是 系 低 和 sclk 是
持续的, 保证 一个 开始 位 用 第一 clocking 在 16
zeros.
大多数 微控制器 需要 那 conversions 出现 在
multiples 的 8 sclk clocks; 16 clocks 每 转换 是
典型地 这 fastest 那 一个 微控制器 能 驱动 这
max1248/max1249. 图示 10b 显示 这 串行-inter-
面向 定时 需要 至 执行 一个 转换 每 16
sclk 循环 在 外部 时钟 模式.
__________ 产品 信息
电源-在 重置
当 电源 是 第一 应用, 和 如果
SHDN
是 不 牵引的
低, 内部的 电源-在 重置 电路系统 activates 这
max1248/max1249 在 内部的 时钟 模式, 准备好 至
转变 和 sstrb = 高. 之后 这 电源 供应
有 stabilized, 这 内部的 重置 时间 是 10µs, 和 非
conversions 应当 是 执行 在 这个 阶段.
sstrb 是 高 在 电源-向上 和, 如果
CS
是 低, 这 第一
logical 1 在 din 是 interpreted 作 一个 开始 位. 直到 一个 con-
版本 takes 放置, dout shifts 输出 zeros (也 看
表格 4).
涉及-缓存区 补偿
在 增加 至 它的 关闭 函数,
SHDN
选择 inter-
nal 或者 外部 补偿. 这 补偿
affects 两个都 电源-向上 时间 和 最大 转换
速. 这 100khz 最小 时钟 比率 是 限制 用
droop 在 这 样本-和-支撑, 和 是 独立 的
这 补偿 使用.
pd0 时钟 在
t
SSTRB
t
CSH
t
CONV
t
SCK
SSTRB
SCLK
DOUT
t
CSS
t
做
便条: 为 最好的 噪音 效能, 保持 sclk 低 在 转换.
CS
• • •
• • •
• • •
• • •
图示 9. 内部的 时钟 模式 sstrb 详细地 定时
: 点此下载
