AD8320
–11–rev. 0
基本 连接
图示 45 显示 这 基本 图式 为 运行 这 ad8320.
因为 这 放大器 运作 从 一个 单独的 供应, 这 输入
信号 必须 是 交流-结合 使用 一个 0.1
µ
f 电容. 这 输入
管脚 有 一个 偏差 水平的 的 关于 1.9 v. 这个 偏差 水平的 是 有 在
这 vref 管脚 (管脚 18) 和能 是 使用 至 externally 偏差 信号
如果 直流-连接 是 desired. 下面 所有 情况, 一个 0.1
µ
f 解耦
电容 必须 是 连接 至 这 vref 管脚. 如果这 vref volt-
age 是 至 是 使用 externally, 它 应当 是 缓冲 第一.
这 vin 管脚 的 这 ad8320 (管脚 19) 有 一个 输入 阻抗
的 220
Ω
. 典型地, 在 video 产品, 75
Ω
末端 是
favored. 作 一个 结果, 一个 外部 调往 阻抗 (r1) 至 地面
的 115
Ω
是 必需的 至 create 一个 整体的 输入 阻抗 的
75
Ω
. 如果 50
Ω
末端 是 必需的, 一个 64.9
Ω
调往 电阻
应当 是 使用. 便条, 至 避免 直流 加载 的 这 vin 管脚, 这
交流-连接 电容 应当 是 放置 在 这 输入 管脚
和 这 调往 电阻 作 显示 在 图示 45.
在 这 输出 一侧, 这 vout 管脚 也 有 一个 直流 偏差 水平的. 在
这个 情况 这 偏差 水平的 是 midway 在 这 供应 电压 和
地面. 这 输出 信号 必须 因此 是 交流-结合 在之前
正在 应用 至 这 加载. 这 直流 偏差 电压 是 有 在 这
vocm 管脚 (管脚 5) 和 能 是 使用 在 直流-结合 产品.
这个 node 必须 是 decoupled 至 地面 使用 一个 0.1
µ
f capaci-
tor. 如果 这 vocm电压 是 至 是 使用 externally, 它 应当 是
缓冲.
自从 这 ad8320 有 一个 动态 输出 阻抗 的 75
Ω
, 非
外部 后面的 末端 电阻 是 必需的. 如果 这 输出
信号 是 正在 evaluated 在 50
Ω
测试 设备 此类 作 一个 规格-
trum 分析器, 一个 75
Ω
至 50
Ω
adapter (commonly called 一个 垫子)
应当 是 使用 至 维持 一个 合适的 matched 电路.
varying 这 增益
这 增益 的 这 ad8320 能 是 varied 在 一个 范围 的 36 db,
从 –10 db 至 +26 db, 用 varying 这 8-位 增益 设置 文字.
这 定时 图解 为 ad8320’s 串行 接口 是 显示 在
图示 43.
这 写 循环 至 这 设备 是 initiated 用 这 下落 边缘 的
DATEN
. 这个 是 followed 用 第八 时钟 脉冲 那 时钟 在 这
控制 文字. 因为 这 时钟 信号 是 水平的 triggered, 数据 是
effectively clocked 在 这 下落 边缘 的 clk.
之后 这 控制 文字 有 被 clocked 在, 这
DATEN
线条
变得 后面的 高, 准许 这 增益 至 是 updated (这个 takes
关于 30 ns).
这 relationship 在 增益 和 控制 文字 是 给 用 这
等式:
增益 (v/v)
= 0.077
×
代号
+ 0.316
在哪里
代号
是 这 decimal 相等的 的 这 增益 控制 文字
(0 至 255).
这 增益 在 db 是 给 用 这 等式:
增益
(
dB
) = 20 log
10
(0.077
×
代号
+ 0.316)
这 数字的 接口 也 包含 一个 异步的 电源-向下
模式. 这 正常情况下 高
PD
线条 能 是 牵引的 低 在 任何 时间.
这个 转变 止 这 输出 信号 之后 45 ns, 和 减少 这
安静的 电流 至 在 25 毫安 和 32 毫安 (取决于
在之上 这 电源 供应 电压). 在 这个 模式, 这 编写程序
增益 是 maintained.
时钟 线条 feedthrough
时钟 feedthrough 结果 在 一个 5 mv p-p 信号 appearing 超级的-
imposed 在 这 输出 信号 (看 图示 32). 如果 这个 impinges
在之上 这 动态 范围 的 这 应用, 这 时钟 信号
应当 是 noncontinuous, i.e., 应当 仅有的 是 转变 在 为
第八 循环 在 程序编制.
电源 供应 和 解耦
这 ad8320 应当 是 powered 和 一个 好的 质量 (i.e., 低
噪音) 单独的 供应 的 在 +5 v 和 +12 v. 在 顺序 至
达到 一个 输出 电源 水平的 的 +18 dbm (6.2 v p-p) 在
C6
0.1
F
CLK
SDATA
DATEN
PD
DATEN
SDATA 地 地 地 地 地
电源-
向下
/
转变
inter.
VOUT
VOCM
C10
0.1
F
C8
0.1
F
至 diplexer
rin = 75
attenuator 核心
数据 获得
数据 变换 寄存器
CLK
C5
0.1
F
C4
0.1
F
C7
10
F
C2
0.1
F
C11
0.1
F
VCC
+5v 至 +12v
VREF
C12
0.1
F
VIN
R1*
115
C1
0.1
F
输入
C3
0.1
F
涉及
VCC
VCC VCC VCC 地 BYP
AD8320
*for 一个 75
输入
阻抗
PD
VCC
图示 45. 基本 连接
: 点此下载
