AD8320
–12–
rev. 0
75
Ω
, 一个 供应 电压 的 在 least +10 v 是 必需的. 至 达到
一个 信号 水平的 的 +12 dbm (关于 3.1 v p-p) 在 75
Ω
, 一个 迷你-
mum 供应 水平的 的 +5 v 是 必需的. 不管怎样, 为 这 最低
可能 扭曲量, 这 电源 供应 电压 应当 是 raised 作
高 作 可能. 在 varying 这 电源 供应 从 +5 v 至
+12 v, 这 安静的 电流 增加 从 80 毫安 至 97 毫安.
细致的 注意 必须 是 paid 至 解耦 这 电源 供应
管脚. 一个 10
µ
f 电容, located fairly 关闭 至 这 设备, 是
必需的 至 提供 好的 解耦 为 更小的 频率 信号.
在 增加, five 0.1
µ
f 解耦 电容 应当 是 located
关闭 至 各自 的 这 five 电源 供应 管脚 (7, 8, 9, 17 和 20).
一个 0.1
µ
f 电容 必须 也 是 连接 至 这 管脚 labeled
byp (管脚 14), 至 提供 解耦 至 一个 内部的 node 的 这
设备. 所有 六 地面 管脚 应当 是 连接 至 一个 低 imped-
ance 地面 平面.
alternative 电源-向下 模式
作 先前 提到, 这 ad8320 能 是 放 在 一个 低
电源 睡眠 模式 用 拉 这
PD
管脚 低. 如果 更小的 电源
consumption 是 必需的 在 电源-向下 模式, 一个 alternative
scheme能 是 使用 作 显示 在 图示 46.
AD8320
*
75
AS103
(
看 text)
地
VCC
PD
*额外的 管脚 和 解耦 电容
omitted 为 clarity
75
VCC+12V
+5V
VOUT
0.1
F
0.1
F
V1V2
0.01
F
V2
V1
SDATA
CLK
DATEN
VOUT
VOCM
0.1
F
IRLML5103
0.1
F
D
G
S
J1
J2
J3
VDD
电源-
向下
PD
V2
V1
SDATA
CLK
DATEN
电源-
向下
PD
输出
安静的
电流
10–12V
0V
0V
3–5V
0V
3–5V
0V
97mA
0mA 32mA
97mA
14
0.1
F
图示 46. alternative 电源-向下 模式 和 定时
一个 hexfet 电源 场效应晶体管 (国际的 整流器 部分 num-
ber irlml5103) 是 使用 至 转变 在 和 止 这 电流 至 这
供应 管脚 的 这 ad8320. 下面 正常的 运行 情况,
这 门 (labeled 电源-向下) 应当 是 grounded. 拉-
ing 这 门 至 在里面 2 v 的 这 供应 将 打开 这 转变 和
减少 这 电流 至 这 放大器 至 零.
在 缆索 modem 和 缆索 telephony 产品 这 modem
必须 总是 呈现 一个 输出 阻抗 的 75
Ω
至 这 线条.
这个 forces 这 线条 驱动器 至 总是 呈现 一个 75
Ω
阻抗
至 这 diplexer. 在 这个 应用, 一个 单独的 柱子 翻倍 throw
rf 转变 (as103, alpha 半导体) 是 使用 至 转变 在
一个 外部 75
Ω
阻抗 当 这 ad8320 是 转变 止.
这个 电阻 然后 mimics 这 动态 输出 阻抗 的 这
ad8320. ttl 或者 cmos 逻辑 能 是 使用 至 驱动 这 二
电压 驱动 这 rf 转变 (v1 和 v2).
在之前 这 ad8320 是 转变 后面的 在 又一次, 这 增益 needs 至
是 设置 至 一个 知道 水平的. 这个 能 是 完毕 用 支持 这
PD
管脚
的 这 ad8320 低 之后 电源-向下 有 gone 高. 当
PD
是 使保持 低, 这 8-位 串行 数据 stream 能 是 clocked 在
这 ad8320. 在 这个 时间 这 安静的 电流 将 在-
crease 至 32 毫安. 不管怎样, 这个 时间 时期 能 是 作 小 作
关于 1
µ
s. 在 这个 模式 这 输出 settles 关于 45 ns 之后 这
rising 边缘 的
PD
.
alternatively, 如果
DATEN
是 使保持 低 作 这 ad8320 是 powered
在, 这 设备 将 电源 向上 在 最小 增益. 在 这个 模式, 这
输出 settles 之后 关于 200
µ
s. 便条 那 为 两个都 具体情况, 这
电容 在 vocm 有 被 减少 从 0.1
µ
f 至 0.01
µ
F
至 facilitate 一个 faster 转变-在 时间. 所有 其它 电容 在 这
电路 应当 是 连接 作 显示 在 图示 45.
: 点此下载
