AD8320
–9–rev. 0
运算的 描述
这 ad8320 是 一个 digitally 控制 能变的 增益 电源 放大器-
fier 那 是 优化 为 驱动 75
Ω
缆索. 一个 multifunctional
双极 设备 在 单独的 硅, 它 包含 所有 这 相似物
特性 需要 至 accommodate 反转 path (upstream) 高
速 (5 mhz 至 65 mhz) 缆索 数据 modem 和 缆索 tele-
phony requirements. 这 ad8320 有 一个 整体的 增益 范围 的
36 db (–10 db 至 26 db) 和 是 有能力 的 更好 比 100 MHz
的 运作 在 输出 信号 水平 exceeding 18 dbm. 整体的,
当 considering 这 设备的 宽 增益 范围, 低 扭曲量,
宽 带宽 和 能变的 加载 驱动, 这 设备 能 是 使用
在 许多 能变的 增益 块 产品.
这 digitally 可编程序的 增益 是 控制 用 这 三 线
“spi” 兼容 输入. 这些 输入 是 called sdata
(串行 数据 输入 端口),
DATEN
(数据 使能 低 输入 端口)
和 clk (时钟 输入 端口). 看 管脚 函数 描述 和
函数的 块 图解. 这 ad8320 是 编写程序 用 一个
8-位 “attenuator” 文字. 这些 第八 位 决定 这 256
可编程序的 增益 settings. 看 attenuator 核心 描述
在下. 这 增益 是 直线的 在 v/v/lsb 和 能 是 描述 用
这 下列的 等式:
一个
V
=
0.316
+
0.077
×
代号 (r
L
=
75
Ω
)
在哪里
代号
是 这 decimal 相等的 的 这 8-位 文字. 为 ex-
ample, 如果 所有 8 位 是 在 一个 逻辑 “1,” 这 decimal 相等的 是
255 和
一个
V
相等 19.95 v/v 或者 26 db. 这 增益 范围调整 因素
是 0.077 v/v/lsb, 和 一个 补偿 的 0.316 v/v (–10.0 db). 图-
ure 40 显示 这 直线的 增益 相比 decimal 代号 和 图示 41
显示这 增益 在 db 相比 decimal 代号. 便条 这 nonlin-
earity 那 结果当 viewed 在 db 相比 代号. 这 db 步伐
大小 增加 作 这 attenuation 增加 (i.e., 增益 减少)
和 reaches 一个 最大 步伐 大小 的 大概 1.9 db (增益
改变 在 01 和 00 decimal).
–2
增益 – 代号 – decimal
0
0 25632
增益 – v/v
64 96 128 160 192 224
22
16
12
8
6
20
18
14
10
4
电源-向下
电源-向上
2
一个
V
= 0.316 + 0.077
代号
图示 40. 直线的 增益 vs. 增益 控制
这 ad8320 是 composed 的 三 相似物 功能 在 这 电源-
向上 或者 向前 模式 (图示 42). 这 输入 反相器/缓存区
放大器 提供 单独的-结束 至 差别的 输出 变换器-
sion. 这 输出 信号 是 nominally 180 degrees 输出 的 阶段
和 equal 在 振幅 和 一个 差别的 电压 增益 的 2 (6 db).
维持 关闭 至 180 degrees 和 equal 振幅 是 re-
quired 为 恰当的 增益 精度 的 这 attenuator 核心 在 这
指定 运行 频率. 这 输入 缓存区/反相器 也
提供 equal 直流 电压 至 这 核心 输入 通过 这 内部的
涉及. 这个 是 必需的 至 确保 恰当的 核心 线性 在
这 全部 指定 电源 供应 范围 (5 v 至 12 v).
–16
增益 – 代号 – decimal
–8
0 25632
增益 – db
64 96 128 160 192 224
24
8
0
32
16
一个
V
= 20
LOG
10
(0.316 + 0.077
代号)
图示 41. log 增益 vs. 增益 控制
这 attenuator 核心 能 是 viewed 作 第八 binarily weighted
(差别的 in–differential 输出) 跨导 (gm) stages
和 这 “in phase” 电流 输出 的 所有 第八 stages 连接
在 并行的 至 它们的 各自的 差别的 加载 电阻器 (不
显示). 这 核心
差别的
输出 信号 是 也 180 degrees
输出 的 阶段 和 equal 在 振幅. 这 输入 stages 是 像-
wise 并行的, 连接 至 这 反相的 输入 放大器 和
缓存区 输出 作 显示. nine 位 加 的 精度 是 达到
为 所有 增益 settings 在 这 指定 频率, 供应 电压
和 温度 范围. 这 真实的 总的 核心 gm
×
rl attenua-
tion 是 决定 用 这个 结合体 的 binarily weighted
gm stages 是 选择 用 这 数据 获得. 和 8 位, 256 水平
的 attenuation 能 是 编写程序. 这个 结果 在 一个 36 dB
attenuation 范围 (0 db 至 –36 db). 看 增益 等式 在之上.
POWER–
向下
转变
inter.
pwr 放大
数据 变换 寄存器
数据 获得
反转
放大
attenuator 核心
GNDVCC
VREF
VIN
涉及
inv.
buf.
DATEN
CLK SDATA
PD
VOUT
AD8320
图示 42. 函数的 块 图解
至 更新 这 ad8320 增益, 这 下列的 数字的 加载 sequence
是 必需的. 这 attenuation 设置 是 决定 用 这 8-位
文字 在 这 数据 获得. 这个 8-位 文字 是 serially 承载 (msb
第一) 在 这 变换 寄存器 在 各自 rising 边缘 的 这 时钟. 看
图示 43. 在 这个 数据 加载 时间 (t),
DATEN
是 低 和
这 数据 获得 是 latched 支持 这 previous (t – 1) 数据 文字
keeping 这 attenuation 水平的 不变. 之后 第八 时钟
循环 这 新 数据 文字 是 全部地 承载 和
DATEN
是
切换 高. 这个 使能 这 数据 获得 (变为 transpar-
ent) 和 这 承载 寄存器 数据 是 passed 至 这 attenuator 和
这 updated 增益 值. 也 在 这个
DATEN
转变, 这
内部的 时钟 是 无能, 因此 inhibiting 新 串行 输入 数据.
: 点此下载
