ltc1863l/ltc1867l
8
1863l7lfa
德州仪器 i g diagra s
WUW
t
5
(sdi 建制 时间 在之前 sck
↑
),
t
6
(sdi 支撑 时间 之后 sck
↑
)
50%
50%
t
3
0.45v
t
7
(睡眠 模式 wake-向上 时间)
t
7
SCK
cs/conv
t
8
(总线 relinquish 时间)
t
8
cs/conv
SDO
1.9v
t
4
(sdo 有效的 之后 cs/conv
↓
)
t
4
cs/conv
SDO
1.9v
0.45v
0.45v
t
6
1.9v
0.45v
t
5
SCK
SDI
1.9v
1.9v
0.45v
1.9v
0.45v
SDO
1863l7l td
睡眠 位 (slp = 0)
读-在
10%
90%
hi-z
hi-z
t
1
(为 短的 脉冲波 模式)
t
2
(sdo 有效的 之后 sck
↓
),
t
3
(sdo 有效的 支撑 时间 之后 sck
↓
)
t
1
cs/conv
t
2
SCK
50%
50%
Overview
这 ltc1863l/ltc1867l 是 完全, 低 电源, multi-
plexed adcs. 它们 组成 的 一个 12-/16-位, 175ksps capaci-
tive successive approximation 一个/d 转换器, 一个 精确
内部的 涉及, 一个 configurable 8-频道 相似物 输入
多路调制器 (mux) 和 一个 串行 端口 为 数据 转移.
conversions 是 started 用 一个 rising 边缘 在 这 cs/conv
输入. once 一个 转换 循环 有 begun, 它 不能 是
restarted. 在 conversions, 这 adcs receive 一个 输入
文字 为 频道 选择 和 输出 这 转换
结果, 和 这 相似物 输入 是 acquired 在 preparation 为
这 next 转换. 在 这 acquire 阶段, 一个 最小 时间
的 2.01
µ
s 将 提供 足够的 时间 为 这 样本-和-
支撑 电容 至 acquire 这 相似物 信号.
在 这 转换, 这 内部的 差别的 16-位
电容的 dac 输出 是 sequenced 用 这 sar 从 这
大多数 重大的 位 (msb) 至 这 least 重大的 位
(lsb). 这 输入 是 sucessively 对照的 和 这 二进制的
weighted charges 有提供的 用 这 差别的 电容的
dac. 位 decisions 是 制造 用 一个 低 电源, 差别的
比较器 那 rejects 一般 模式 噪音. 在 这 终止
的 一个 转换, 这 dac 输出 balances 这 相似物 输入.
这 sar 内容 (一个 12-/16-位 数据 文字) 那 代表
这 相似物 输入 是 承载 在 这 12-/16-位 输出
latches.
APPLICATIOs i 为 atio
WUUU