12
ltc1421/ltc1421-2.5
APPLICATIONs iN为MATION
WUU
U
当 v
CCLO
collapses, 那里 是 足够的 活力 贮存 在
这 1
µ
f 电容 连接 至 auxv
CC
至 保持 这 门
释放 电路系统 alive 长 足够的 至 全部地 转变 止 这
外部 n-途径.
电源 n-频道 选择
这 r
ds(在)
的 这 外部 通过 晶体管 必须 是 低
足够的 所以 那 这 电压 漏出 横过 它 是 关于 200mv
或者 较少 在 全部 电流. 如果 这 r
ds(在)
是 too 高, 这 电压
漏出 横过 这 晶体管 might 导致 这 输出 电压
至 trip 这 重置 电路. 表格 2 lists 这 晶体管 那 是
推荐 为 使用 和 这 ltc1421.
表格 2. n-频道 选择 手册
电流 部分
水平的 (一个) 号码 生产者 描述
0 至 1 MMDF2N02E 在 半导体 双 n-频道 所以-8
R
ds(在)
= 0.1
Ω
1 至 2 MMDF3NO2HD 在 半导体 双 n-频道 所以-8
R
ds(在)
= 0.09
Ω
2 至 5 MTB30N06 在 半导体 单独的 30a
n-频道dd pak
R
ds(在)
= 0.05
Ω
5 至 10 MTB50N06E 在 半导体 单独的
n-频道 dd pak
R
ds(在)
= 0.025
Ω
10 至 20 MTB75N05HD 在 半导体 单独的
n-频道 dd pak
R
ds(在)
= 0.0095
Ω
数据 总线
当 一个 板 是 inserted 或者 移除 从 这 host, 小心
必须 是 给 至 阻止 这 系统 数据 总线 从 正在
corrupted 当 这 数据 管脚 制造 或者 破裂 联系. 一个
问题 是 那 这 全部地 释放 输入 或者 输出 capaci-
tance 的 这 逻辑 门 在 这 板 将 绘制 一个 inrush
电流 当 这 数据 总线 管脚 第一 制造 联系. 这
inrush 电流 能 temporarily corrupt 这 数据 总线, 但是
通常地 将 不 导致 长 期 损坏. 这 问题 能
是 使减少到最低限度 用 insuring 这 输入 或者 输出 数据 总线
电容 是 保持 作 小 作 可能.
这 第二, 和 更多 严重的 问题 involves 这
二极管 至 v
CC
在 这 输入 和 输出 的 大多数 逻辑 families
(图示 12).
V
CC
输出
BACKPLANE 板
D1
D2
1421 f12
数据
总线
连接器
图示 12. 典型 逻辑 门 加载 这 数据 总线
图示 13: buffering 这 数据 总线
+
21 20
C
加载
2223
5
12
24
3
14
4
17
7
18
8
21
11
22
12
2
15
5
16
6
系统
数据 总线
板
数据 bus19
9
20
10
23
1
13
QS3384
V
CC
地
1421 f13
V
CC
5V
连接器
LTC1421
R1
0.005
Ω
Q1
MTB50N06E
地使不能运转
43
21
和 这 板 initially unpowered, 这 v
CC
输入 至 这
逻辑 门 是 在 地面 潜在的. 当 这 数据 总线 管脚
制造 联系, 这 总线 线条 是 clamped 至 地面 通过
这 输入 二极管 d1 至 v
CC
. 大 amounts 的 电流 能
流动 通过 这 二极管 和 导致 这 逻辑 门 至 获得 向上
和 destroy 它自己 当 这 电源 是 最终 应用. 这个
: 点此下载
