介绍
20
十一月 2002 − 修订 january 2005SPRS205D
表格 2−3. 信号 描述 (持续)
终端
名字
重置
情况
BK
‡
functioni/o/z
†
多路复用
信号 名字
并行的 总线 (持续)
a[15:14]
(bga 仅有的)
i/o/z
一个 subset 的 这 并行的 地址 总线 a15−a14 的 这 c55x
dsp 核心
绑定 至 外部 管脚. 这些 管脚 提供 在 一个 的 二 功能: emif
地址 总线 (emif.a[15:14]), 或者 一般-目的 i/o (gpio.a[15:14]).
这 最初的 状态 的 这些 管脚取决于 在 这 gpio0 管脚. 看 部分3.5.1
为 更多 信息.
这 地址 总线 有 一个 总线 holder 特性 那 排除 被动的
组件必要条件 和 这 电源 消耗 有关联的 和 它们.
这 总线 holders 保持 这 地址 总线 在 这 previous 逻辑 水平的 当 这
总线 变得 在 一个 高-阻抗 状态.
BK
gpio0 = 1:
输出,
emif.a[15:14]
emif.a[15:14] o/z
EMIF地址 总线. emif.a[15:14] 是 选择 当 这 并行的 端口模式
位 地方 的 这 外部 总线 选择 寄存器 是 01. 这个 设置 使能
这 全部 emif 模式 和 这 emif 驱动 这 并行的 端口 地址 总线.
BK
gpio0 = 0:
输入,
gpio.a[15:14]
gpio.a[15:14] i/o/z
一般-目的 i/o 地址 总线. gpio.a[15:14] 是 选择 当 这
并行的 端口 模式 位 地方 的 这 外部 总线 选择 寄存器 是 11.
这个 设置 使能 这 hpi 在 多路复用 模式 和 这 并行的 端口
gpio 寄存器 controlling 这 并行的 端口 地址 总线. gpio 是 也
选择 当 这 并行的 端口 模式 位 地方 是 00, enabling 这 数据
emif 模式.
gpio.a[15:14]
a[20:16]
(bga 仅有的)
emif.a[20:16] o/z
emif 地址 总线. 在 重置, 这些 地址 管脚 是 设置 作 输出.
便条: 这些管脚 仅有的 函数 作 emif 地址 管脚 和 它们 是 不
多路复用 为 任何 其它 函数.
输出
d[15:0] i/o/z
一个 subset 的 这 并行的 双向的 数据 总线 d31−d0 的 这 c55x
DSP
核心. 这些 管脚 提供 在 一个 的 二 功能: emif 数据 总线
(emif.d[15:0]) 或者 hpi 数据 总线 (hpi.hd[15:0]). 这 最初的 状态 的 这些
管脚 取决于 在 这 gpio0 管脚. 看 部分 3.5.1 为 更多 信息.
这 数据 总线 包含 总线 keepers 至 减少 这 静态的 电源 消耗
造成 用floating, unused 管脚. 这个 排除 这 需要 为 外部偏差
电阻器 在 unused 管脚. 当 这 数据 总线 是 不 正在 驱动 用 这
cpu, 这 总线 keepers 保持 这 管脚 在 这 逻辑 水平的 那 是 大多数
recently 驱动. (这 数据 总线 keepers是 无能 在 重置, 和 能 是
使能/无能 下面 软件 控制.)
BK
gpio0 = 1:
输入,
emif.d[15:0]
gpio0 = 0:
输入,
hpi.hd[15:0]
emif.d[15:0] i/o/z
emif 数据 总线.emif.d[15:0] 是 选择 当 这 并行的 端口 模式 位
地方 的 这 外部 总线 选择 寄存器 是 00 或者 01.
hpi.hd[15:0]
hpi.hd[15:0] i/o/z
hpi 数据 总线. hpi.hd[15:0] 是 选择 当 这 并行的 端口 模式 位
地方 的 这 外部 总线 选择 寄存器 是 10 或者 11.
†
i = 输入, o = 输出, s = 供应, hi-z = high-impedance
‡
bk = 总线 keeper (这 总线 keeper 维持 这 previous 电压 水平的 在 重置 或者 当 这 输出 管脚 是 不 驱动), pu =pullup,
pd = pulldown, h = hysteresis 输入 缓存区, fs = 失败-safe 缓存区