10
ltc1450/ltc1450l
并行的 接口
这 数据 在 这 输入 的 这 dac 是 承载 在 这 dac’s
输入 latches 当 碎片 选择 (cslsb 和/或者 csmsb)
和 wr 是 在 一个 逻辑 低. 这 数据 那 是 承载 在 这
输入 latches 将 取决于 在 这个 的 这 碎片 选择 是
在 一个 逻辑 低 (看 数字的 接口 真实 表格). 如果 wr
和 cslsb 是 两个都 低 和 csmsb 是 高, 然后 仅有的
数据 在 这 第八 lsbs (d0 至 d7) 是 承载 在 这 输入
latches. similarly 如果 wr 和 csmsb 是 两个都 低 和
cslsb 是 高 然后 仅有的 数据 在 这 四msbs (d8 至
d11) 是 承载 在 这 输入 latches. 数据 是 承载 在 两个都
这 least 重大的 数据 位 (d0 至 d7) 和 这 大多数
重大的 位 (d8 至 d11) 在 这 一样 时间 如果 wr, cslsb
和 csmsb 是 低.
这 输入 数据 是 latched 在 这 输入 latches 在 这 rising
边缘 的 也 这 wr 或者 一个 的 这 碎片 选择. 这 wr
转变 高 将 获得 这 数据 在 两个都 输入 latches. 一个
rising 边缘 在 csmsb 将 获得 数据 位 d8 至 d11. 一个
rising 边缘 在 cslsb 将 获得 数据 位 d0 至 d7.
once 数据 是 承载 在 这 输入 latches, 它 能 是 承载
在 这 dac 获得. 这个 将 更新 这 相似物 电压
输出 的 这 dac. 这 dac 获得 是 承载 用 一个 逻辑 低
在 ldac. 这 数据 那 是 承载 在 这 dac 获得 将 是
latched 在 这 rising 边缘 的 ldac.
当 wr, cslsb, csmsb 和 ldac 是 所有 低 这
latches 是 transparent 和 数据 在 管脚 d0 至 d11 负载
直接地 在 这 dac 获得.
电源-在 重置
这 ltc1450/ltc1450l 有 一个 内部的 电源-在 重置
那 resets 所有 内部的 latches 至 0’s 在 电源-向上 (equiva-
lent 至 这 clr 管脚 函数).
涉及
这 ltc1450 包含 一个 内部的 2.048v 涉及, giv-
ing 这 ltc1450 一个 全部-规模 范围 的 4.095v 在 这 增益 的
2 配置. 这 ltc1450l 有 一个 内部的 1.22v
涉及 和 一个 全部-规模 范围 的 2.5v 和 一个 增益 的 2.05
在 这 增益 的 2 配置. 这 onboard 涉及 在 这
ltc1450 和 ltc1450l 是 不 内部 连接 至 这
dac’s 涉及 电阻 string 但是 是 提供 在 一个
调整 管脚 为 flexibility. 因为 这 内部的 涉及
OPERATION
U
是 不 内部 连接 至 这 dac 电阻 string, 一个
外部 涉及 能 是 使用 或者 这 电阻 string 能 是
驱动 和 一个 外部 源 在 乘以 configura-
tion. 这 外部 涉及 或者 源 必须 是 有能力 的
驱动 这 8k 最小 dac ladder 阻抗.
这 涉及 输出 噪音 能 是 减少 和 一个 绕过
电容 至 地面. (便条: 这 涉及 做 不 需要
一个 绕过 电容 至 地面 为 恰当的 运作.) 当
bypassing 这 涉及 一个 小 值 电阻 在 序列
和 这 电容 是 推荐 至 帮助 减少 peaking
在 这 输出. 一个 10
Ω
电阻 在 序列 和 一个 4.7
µ
F
电容 是 最佳的 为 减少 涉及 发生
噪音.
dac ladder 电阻 string
这 高 和 低 终止 的 这 dac ladder 电阻 string
(refhi 和 reflo 各自) 是 不 连接 inter-
nally 在 这个 部分. 典型地 refhi 将 是 连接 至
refout 和 reflo 将 是 连接 至 地. 这个 将
给 这 ltc1450 一个 全部-规模 范围 的 4.095v. 这 全部-
规模 范围 为 这 ltc1450l 将 是 2.5v
也 的 这些 管脚 能 是 驱动 向上 至 v
CC
– 1.5v 当
使用 这 缓存区 在 这 增益 的 1 配置. 这 电阻
string 管脚 能 是 驱动 至 v
CC
/2 当 这 缓存区 是 在 这
增益 的 2 配置 (2.05 为 这 ltc1450l). 这
阻抗 在 这些 二 管脚 是 典型地 18k (8k
最小值).
电压 输出
这 输出 缓存区 为 这 ltc1450/ltc1450l 能 是
配置 为 二 不同的 增益 settings. 用 tying 这
x1/x2 管脚 至 地 这 增益 是 设置 至 2 (2.05 为 这
ltc1450l). 用 tying 这 x1/x2 管脚 至 v
输出
这 增益 是 设置
至 一个.
这 ltc1450 家族’s 栏杆-至-栏杆 缓冲 输出 能 源
或者 下沉 5ma 在 这 全部 运行 温度 范围
当 拉 至 在里面 300mv 的 这 积极的 供应
电压 或者 地. 这 输出 swings 至 在里面 一个 few milli-
伏特 的 也 供应 栏杆 当 unloaded 和 有 一个
相等的 输出 阻抗 的 40
Ω
当 驱动 一个 加载 至
这 围栏.
: 点此下载
