进步 信息
16 mbit lpc 串行 flash
SST49LF016C
13
©2006 硅 存储 技术, 公司 s71237-06-000 2/06
firmware 记忆 写 循环
图示 5: F
IRMWARE
M
EMORY
W
RITE
C
YCLE
W
AVEFORM
表格 5: F
IRMWARE
M
EMORY
W
RITE
C
YCLE
时钟
循环
地方
名字
地方 内容
lad[3:0]
1
1. 地方 内容 是 有效的 在 这 rising 边缘 的 这 呈现 时钟 循环.
lad[3:0]
方向 Comments
1 开始 1110 在 lframe# 必须 是 起作用的 (低) 为 这 部分 至 respond.
仅有的 这 last 开始 地方 (在之前 lframe# transitions
高) 将 是 公认的. 这 开始 地方 内容
(1110b) 表明 一个 firmware 记忆 写 循环.
2 IDSEL 0000 至1111 在 indicates 这个 sst49lf016c 设备 应当 respond.
如果 这 idsel (id 选择) 地方 matches 这 值 的
id[3:0], 然后 那 particular 设备 将 respond 至 这
全部的 总线 循环.
3-9 MADDR YYYY 在 这些 七 时钟 循环 制造 向上 这 28-位 记忆
地址. yyyy 是 一个 nibble的 这 全部地址.
地址 是 transferred 大多数-重大的 nibble 第一.
10 MSIZE KKKK 在 这 msize 地方 indicates 如何 许多 字节 将 是
transferred 在 multi-字节 行动.
设备 支持 1, 2, 和 4 字节 写 和 msize =
0, 1, 或者 2, 和 kkkk=0000b, 0001b, 或者 0010b.
11-一个 数据 ZZZZ 在 一个=(10+2
n+1
); n = msize
least 重大的 nibble entered 第一.
(a+1) TAR0 1111 在 然后Float 在 这个 时钟 循环, 这 主控 (intel ich) 有 驱动 这
总线 至 所有 ‘1’s 和 然后 floats 这 总线 较早的 至 这 next
时钟 循环. 这个 是 这 第一 部分 的 这 总线 “turnaround
循环.” 一个=(10+2
n+1
); n = msize
(a+2) TAR1 1111 (float) float 然后 输出 这 sst49lf016c takes 控制 的 这 总线 在 这个
循环.
一个=(10+2
n+1
); n = msize
(a+3) RSYNC 0000 输出 在 这个 时钟 循环, 这 sst49lf016c 发生 一个
“ready sync” (rsync) 和 输出 这 值 0000,
表明 那 它 有 received 数据 或者 一个 flash command.
一个=(10+2
n+1
); n = msize
(a+4) TAR0 1111 输出 然后 float 在 这个 时钟 循环, 这 sst49lf016c 驱动 这 总线 至
所有 ‘1’s 和 然后 floats 这 总线 较早的 至 这 next 时钟
循环. 这个 是 这 第一部分 的 这 总线 “turnaround
cycle”. 一个=(10+2
n+1
); n = msize
(a+5) TAR1 1111 (float) float 然后 在 这 host 重新开始 内容rol 的 这 总线 在 这个 循环.
一个=(10+2
n+1
); n = msize
t5.0 1237
1237 f04.0
LFRAME#
lad[3:0]
1110b 0000b a[23:20]
a[19:16]
a[3:0]a[7:4]a[11:8]a[15:12]
MADDRStart IDSEL
MSIZE
LCLK
a[27:24] 0000b
RSYNC
TAR1TAR0
TARD
0
[7:4] 触发-陈述
0
[3:0] dn[7:4]dn[3:0]KKKKb 1111b
数据
: 点此下载
