NB2308A
http://onsemi.com
2
FBK
CLKA1
CLKA2
CLKA3
CLKA4
PLL
MUX
CLKB1
CLKB2
CLKB3
CLKB4
选择 输入
解码
图示 1. 块 图解
(看 计算数量 11, 12, 13, 14 和 15 为 设备 明确的 块 diagrams)
REF
S2
S1
extra 分隔物 (
−
2,
−
3)
extra 分隔物 (
−
5h)
extra 分隔物 (
−
3,
−
4)
2
2
2
表格 1. 配置
(x = c 为 商业的; i 为 工业的)
设备 反馈 从 bank 一个 频率 bank b 频率
NB2308Ax1 bank 一个 或者 bank b 涉及 涉及
NB2308Ax1H bank 一个 或者 bank b 涉及 涉及
NB2308Ax2 bank 一个 涉及 涉及
2
NB2308Ax2 bank b 2 x 涉及 涉及
NB2308Ax3 bank 一个 2 x 涉及 涉及 或者 涉及 (便条 1)
NB2308Ax3 bank b 4 x 涉及 2 x 涉及
NB2308Ax4 bank 一个 或者 bank b 2 x 涉及 2 x 涉及
NB2308Ax5H bank 一个 或者 bank b 涉及
2 涉及
2
1. 输出 阶段 是 indeterminant (0
°
或者 180
°
从 输入 时钟). 如果 阶段 integrity 是 必需的, 使用 这 nb2308ax2.
表格 2. 选择 输入 解码
S2 S1 时钟 a1
−
A4 时钟 b1
−
B4 输出 源 pll 关闭
0 0 三
−
状态 三
−
状态 PLL Y
0 1 驱动 三
−
状态 PLL N
1 0 驱动 (便条 2) 驱动 涉及 Y
1 1 驱动 驱动 PLL N
2. 输出 inverted 在 2308
−
2 和 2308
−
3 在 绕过 模式, s2 = 1 和 s1 = 0.
: 点此下载
