MC68HC05SR3 Freescale
3-1
输入/输出 端口
3
3
输入/输出 端口
这 mc68hc05sr3 有 32 双向的 i/o 线条, arranged 作 四 8-位 i/o 端口 (port a, b, c,
和 d). 这 单独的 位 在 这些 端口 are 可编程序的 作 either 输入 或者 输出 下面
软件 控制 用 这 数据 方向 寄存器s (ddrs). 所有 port 管脚 各自 有 一个 有关联的
20K
Ω
拉-向上 电阻, 这个 能 是 连接/disconnected 下面 软件 控制. 也, 各自
端口 管脚 是 有能力 的 sinking 和 驱动 一个 maximum 电流 的 10ma (e.g. 直接 驱动 为 leds).
端口 一个 能 也 是 配置 为 键盘 中断.
3.1 并行的 端口
端口 一个, b, c, 和 d 是 8-位 双向的 ports. 各自 端口 管脚 是 控制 用 这 相应的
位 在 一个 数据 方向 寄存器 和 一个 数据 register 作 显示 在 图示 3-1. 这 功能 的 这
i/o 管脚 是 summarized 在 表格 3-1.
3.1.1 端口 数据 寄存器
各自 端口 i/o 管脚 有 一个 相应的 位 在 这 端口 数据 寄存器. 当 一个 端口 i/o 管脚 是
编写程序 作 一个 输出 这 状态 的这 相应的 数据 寄存器 位 确定 这 状态 的
这 输出 管脚. 所有 端口 i/o 管脚 能 驱动 一个电流 的 10ma 当 编写程序 作 输出. 当
一个 端口 管脚 是 编写程序 作 一个 输入, 任何 读 的这 端口 数据 寄存器 将 返回 这 逻辑 状态
的 这 相应的 i/o 管脚. 这 locations 的 the 数据 寄存器 为 端口 一个, b, c, 和 d 是 在
$00, $01, $02, 和 $03 各自. 这 port 数据 寄存器 是 unaffected 用 重置.
表格 3-1
i/o 管脚 功能
r/w DDR i/o 管脚 函数
0 0 这 i/o 管脚 是 在 输入 模式. 数据 是 写 在 这 输出 数据 获得.
0 1 数据 是 写 在 这 输出 数据 获得 和 输出 至 这 i/o 管脚.
1 0 这 状态 的 这 i/o 管脚 是 读.
1 1 这 i/o 管脚 是 在 一个 输出 模式. 这 输出 数据 获得 是 读.
TPG
25
05sr3.书 页 1 thursday, 8月 4, 2005 1:08 pm
: 点此下载
