Freescale
3-2
MC68HC05SR3
输入/输出 端口
3
3.1.2 端口 数据 方向 寄存器
各自 端口 管脚 将 是 编写程序 作 一个 输入 用 clearing 这 相应的 位 在 这 ddr, 或者
编写程序 作 一个 输出 用 设置 这 corresponding 位 在 这 ddr. 这 ddr 为 端口 一个, b, c,
和 d 是 located 在 $04, $05, $06 和, $07各自. 这 ddrs 是 cleared 用 重置.
便条:
一个 “glitch” 将 出现 在 一个 i/o 管脚 当 selecting 从 一个 输入 至 一个 输出 除非 这
数据 寄存器 是 第一 preconditioned 至 这 desired 状态 在之前 changing 这
相应的 ddr 位 从 一个 “0” 至 一个 “1”.
3.2 端口 一个 — 键盘 中断 (kbi)
端口 一个 是 配置 为 使用 作 键盘 中断 当 这 kbie 位 是 设置 在 这 miscellaneous
控制 寄存器 (mcr). 单独的 键盘 interrupt 端口 管脚 是 也 maskable 用 设置
相应的 位 在 这 键盘 中断 掩饰 寄存器.
看 部分 5.2.2.4 为 详细信息 在 这 键盘 中断.
3.3 pd0:pd5 — 模数转换器 输入
当 这 adon 位 是 设置 在 这 模数转换器 状态 一个d 控制 寄存器, pd0 至 pd3 是 配置 作
模数转换器 输入 an0 至 an3 各自. pd4 和 pd5 是 配置 作 v
RL
和 v
RH
各自.
看 部分 7 为 详细信息 在 这 相似物 至 数字的 转换器.
图示 3-1
端口 i/o 电路系统
输入
寄存器
位
输入 i/o
输出
i/o 管脚
数据 方向
寄存器 位
latched 输出
数据 位
内部的
MC68HC05
连接
TPG
26
05sr3.书 页 2 thursday, 8月 4, 2005 1:08 pm
: 点此下载
