MC68HC05SR3 Freescale
5-5
resets 和 中断
5
5.2.2 maskable hardware 中断
如果 这 中断 掩饰 位 (i-位) 的 这 ccr 是 设置, 所有 maskable 在terrupts 是 masked. clearing 这
i-位 准许 中断 处理 至 出现.
便条:
这 内部的 中断 获得 是 cleared 在 the 第一 部分 的 这 中断 维护 routine;
因此, 一个 外部 中断 脉冲波 可以 是 latched 和 serviced 作 soon 作 这
i-位 是 cleared.
5.2.2.1 外部 中断 (irq)
这 外部 中断 irq是 控制 用 二 位 在 这 miscellaneous 控制 寄存器 ($0c).
inte — 中断 使能
1 (设置) – 外部 中断 irq
是 使能.
0 (clear) – 外部 中断 是 无能.
这 外部 irq是 default 使能 在 电源-在 重置.
在 — 中断 选项
1 (设置) – 负的-边缘 敏感的 triggering 为 irq
.
0 (clear) – 负的-水平的 敏感的 triggering 为 irq.
当 这 信号 的 这 外部 中断 管脚, irq, satisfies 这 情况 选择, 一个 外部
中断 occurs. 这 真实的 处理器 中断 是发生 仅有的 如果 这 中断 掩饰 位 的 这
情况 代号 寄存器 是 也 cleared. 当 这中断 是 公认的,这 电流 状态 的 这
处理器 是 pushed 面向 这 堆栈 和 这 interrupt 掩饰 位 在 这 情况 代号 寄存器 是
设置. 这个 masks 更远 中断 直到 这 呈现一个 是 serviced. 这 维护 routine 地址 是
指定 用 这 内容 在 $1ffa-$1ffb.
这 中断 逻辑 recognizes 负的 边缘 transitions 和 脉冲 (特定的 情况 的 负的
edges) 在 这 外部 中断 线条. 图示 5-3 显示 两个都 一个 块 图解 和 定时 为 这
中断 线条 (irq
) 至 这 处理器. 这 第一 方法 是 使用 如果 脉冲 在 这 中断 线条 是
排列 far 足够的 apart 至 是 serviced. 这 最小 时间 在 脉冲 是 equal 至 这 号码
的 循环 必需的 至 execute 这中断 维护 routine 加 21循环. once 一个 脉冲波 occurs, 这
next 脉冲波 应当 不 出现 直到 这 mcu 软件 有 exited 这 routine (一个 rti occurs). 这
第二 配置 显示 一些 中断 线条连线的-或者 至 执行 这 中断 在 这
处理器. 因此, 如果 这 中断 线条 仍然是 低之后 servicing 一个 中断, 这 next 中断 是
公认的.
地址 位 7 位 6 位 5 位 4 位 3 位 2 位 1 位 0
状态
在 重置
miscellaneous 控制 寄存器 $0C
KBIE KBIC 在 INTE LVRE SM IRQ2F IRQ2E 0001 0000
TPG
39
05sr3.书 页 5 thursday, 8月 4, 2005 1:08 pm
: 点此下载
