CY2SSTV855
文档 #: 38-07459 rev. *e 页 5 的 7
绝对 最大 情况
[3]
输入 电压 相关的 至 v
SS
:...............................v
SS
– 0.3v
输入 电压 相关的 至 v
DDQ
或者 av
DD
: ............. V
DD
+ 0.3v
存储 温度: ................................–65
°
c 至 + 150
°
C
运行 温度: ................................–40
°
c 至 +85
°
C
最大 电源 供应: ................................................3.5v
这个 设备 包含 电路系统 至 保护 这 输入 相反
损坏 预定的 至 高 静态的 电压 或者 electric 地方; 不管怎样,
预防措施 应当 是 带去 至 避免 应用 的 任何
电压 高等级的 比 这 最大 评估 电压 至 这个 电路.
为 恰当的 运作, v
在
和 v
输出
应当 是 constrained 至 这
范围:
V
SS
< (v
在
或者 v
输出
) < v
DD
.
unused 输入 必须 总是 是 系 至 一个 适合的 逻辑
电压 水平的 (也 v
SS
或者 v
DD
).
直流 电的 规格
(
AV
DD
= v
DDQ
= 2.5v ± 5%, t
一个
= –40°c 至 +85°c)
[4]
参数 描述 情况 最小值 典型值 最大值 单位
V
ID
差别的 输入 电压
[5]
clkint, fbint 0.36 V
DDQ
+ 0.6 V
V
IX
差别的 输入 越过
电压
[6]
clktin, fbint (v
DDQ
/2) –
0.2
V
DDQ
/2 (v
DDQ
/2) + 0.2 V
I
在
输入 电流 V
在
= 0v 或者 v
在
= v
DDQ
, clkint,
FBINT
–10 – 10 µA
I
OL
输出 低 电流 V
DDQ
= 2.375v, v
输出
= 1.2v 26 35 – 毫安
I
OH
输出 高 电流 V
DDQ
= 2.375v, v
输出
= 1v –18 –32 – 毫安
V
OL
输出 低 电压 V
DDQ
= 2.375v, i
OL
= 12 毫安 – 0.6 V
V
OH
输出 高 电压 V
DDQ
= 2.375v, i
OH
= –12 毫安 1.7 – – V
V
输出
输出 电压 摆动
[7]
1.1 – V
DDQ
– 0.4 V
V
OC
输出 越过 电压
[8]
(v
DDQ
/2) – 0.2 V
DDQ
/2 (v
DDQ
/2) + 0.2 V
I
OZ
高-阻抗 输出
电流
V
O
= 地 或者 v
O
= v
DDQ
–10 10 µA
I
DDQ
动态 供应 电流
[9]
V
DDQ
= 170 mhz – 235 300 毫安
I
DD
pll 供应 电流 AV
DD
仅有的 – 9 12 毫安
Cin 输入 管脚 电容 – 4 – pF
交流 电的 规格
(
AV
DD
= v
DDQ
= 2.5v±5%, t
一个
= –40°c 至 +85°c)
[10, 11]
参数 描述 情况 最小值 典型值 最大值 单位
f
CLK
运行 时钟 频率 AV
DD
= 2.5v
±
0.2v 60 170 MHz
t
直流
输入 时钟 职责 循环
[12]
40 60 %
t
锁
最大 pll 锁 时间 100 µs
t
sl(o)
输出 clocks 回转 比率 20% 至 80% 的 vod 1 2 v/ns
t
PZL
, t
PZH
输出 使能 时间 (所有 输出)
[13]
30 ns
t
PLZ
, t
PHZ
输出 使不能运转 时间 (所有 输出)
[13]
10 ns
t
CCJ
循环 至 循环 jitter f > 66 mhz –100 100 ps
t
jitt(h-每)
half-时期 jitter f > 66 mhz –100 100 ps
注释:
3.
多样的 供应
: 这 电压 在 任何 输入 或者 i/o 管脚 不能 超过 这 电源管脚 在 电源-向上. 电源 供应 sequencing 是 不 必需的.
4. unused 输入 必须 是 使保持 高 或者 低 至 阻止 它们 从 floating.
5. 差别的 输入 信号 电压 specifies 这 差别的 电压 |vtr – vcp| 必需的 为 切换, 在哪里 vtr 是 这 true 输入 水平的 和 vcp 是 这 comple-
mentary 输入 水平的.
6. 差别的 交叉-要点 输入 电压 是 预期的 至 追踪 v
DDQ
和 是 这 电压 在 这个 这 差别的 信号 必须 是 越过.
7. 为 加载 情况 看
图示 6
.
8. 这 值 的 v
OC
是 预期的 至 是 |vtr + vcp|/2. 在 情况的 各自 时钟 直接地 terminated 用 一个 120
Ω
电阻. 看
图示 6
.
9. 所有 输出 切换 承载 和 16 pf 在 60
Ω
环境. 看
图示 6
.
10. 参数 是 有保证的 用 设计 和 characterization. 不 100% 测试 在 生产.
11. pll 是 有能力 的 meeting 这 指定 参数 当支承的 ssc synthesizers 和 调制 频率 在 30 khz 和 33.3 khz 和 一个
downspread 的 –0.5%
12. 当 这 脉冲波 skew 是 almost constant 在 频率, 这 职责 循环 错误 在creases 在 高等级的 发生率. 这个 是 预定的 至这 formula: 职责 循环 = t
WH
/t
C
,
在哪里 这 循环 时间 (t
C
) 减少 作 这 频率 变得 向上.
13. 谈及 至 转变 的 非-反相的 输出.
14. 所有 差别的 输入 和 输出 terminals 是 terminated 和 120
Ω
/16 pf 作 显示 在
图示 6
.
: 点此下载
