ADG3304
rev. b | 页 15 的 20
TERMINOLOGY
V
IHA
逻辑 输入 高 电压 在 管脚 a1 至 管脚 a4.
V
ILA
逻辑 输入 低 电压 在 管脚 a1 至 管脚 a4.
V
OHA
逻辑 输出 高 电压 在 管脚 a1 至 管脚 a4.
V
OLA
逻辑 输出 低 电压 在 管脚 a1 至 管脚 a4.
C
一个
电容 量过的 在 管脚 a1 至 管脚 a4 (en = 0).
I
la, hi-z
泄漏 电流 在 管脚 a1 至 管脚 a4 当 en = 0 (高
阻抗 状态 在 管脚 a1 至 管脚 a4).
V
IHY
逻辑 输入 高 电压 在 管脚 y1 至 管脚 y4.
V
ILY
逻辑 输入 低 电压 在 管脚 y1 至 管脚 y4.
V
OHY
逻辑 输出 高 电压 在 管脚 y1 至 管脚 y4.
V
OLY
逻辑 输出 低 电压 在 管脚 y1 至 管脚 y4.
C
Y
电容 量过的 在 管脚 y1 至 管脚 y4 (en = 0).
I
ly, hi-z
泄漏 电流 在 管脚 y1 至 管脚 y4 当 en = 0 (高
阻抗 状态 在 管脚 y1 至 管脚 y4).
V
IHEN
逻辑 输入 高 电压 在 这 en 管脚.
V
ILEN
逻辑 输入 低 电压 在 这 en 管脚.
C
EN
电容 量过的 在 en 管脚.
I
LEN
使能 (en) 管脚 泄漏 电流.
t
EN
三-状态 使能 时间 为 管脚 a1 至 管脚 a4 和 管脚 y1 至
管脚 y4.
t
p, 一个 Y
传播 延迟 当 translating 逻辑 水平 在 这 ay
方向.
t
r, ay
上升 时间 当 translating 逻辑 水平 在 这 ay 方向.
T
f,一个Y
下降 时间 当 translating 逻辑 水平 在 这 ay 方向.
D
最大值, ay
有保证的 数据 比率 当 translating 逻辑 水平 在 这 ay
方向 下面 这 驱动 和 加载 情况 指定 在
Table1.
T
skew, ay
区别 在 传播 延迟 在 任何 二 途径
当 translating 逻辑 水平 在 这 ay 方向.
t
ppskew, ay
区别 在 传播 延迟 在 任何 一个 频道 和
这 一样 频道 在 一个 不同的 部分 (下面 一样 驱动/
加载 情况) 当 translating 在 这 ay 方向.
t
p, Y 一个
传播 延迟 当 translating 逻辑 水平 在 这 ya
方向.
t
r, ya
上升 时间 当 translating 逻辑 水平 在 这 ya 方向.
t
f,Y一个
下降 时间 当 translating 逻辑 水平 在 这 ya 方向.
D
最大值, ya
有保证的 数据 比率 当 translating 逻辑 水平 在 这 ya
方向 下面 这 驱动 和 加载 情况 指定 在
Table1.
t
skew, ya
区别 在 传播 延迟 在 任何 二 途径
当 translating 逻辑 水平 在 这 ya 方向.
t
ppskew, ya
区别 在 传播 延迟 在 任何 一个 频道 和
这 一样 频道 在 一个 不同的 部分 (下面 这 一样 驱动/
加载 情况) 当 translating 在 这 ya 方向.
V
CCA
V
CCA
供应 电压.
V
CCY
V
CCY
供应 电压.
I
CCA
V
CCA
供应 电流.
I
CCY
V
CCY
供应 电流.
I
hi-z, 一个
V
CCA
供应 电流 在 三-状态 模式 (en = 0).
I
hi-z, y
V
CCY
供应 电流 在 三-状态 模式 (en = 0).