AD15252
rev. 0 | 页 11 的 20
theory 的 运作
这 ad15252 组成 的 二 高 效能 模数转换器 途径.
这 双 模数转换器 paths 是 独立, 除了 为 一个 shared
内部的 带宽 间隙 涉及 源, vref. 各自 path 组成 的
一个 差别的 front 终止 放大器 电路 followed 用 一个
样本-和-支撑 放大器 和 multistage pipeline 模数转换器.
这 输出-staging 块 aligns 这 数据, carries 输出 这 错误
纠正, 和 passes 这 数据 至 这 输出 缓存区. 这 输出
缓存区 是 powered 从 一个 独立的 供应, 准许 调整
的 这 输出 电压 摆动.
相似物 输入
各自 相似物 输入 是 全部地 差别的, 准许 抽样 的
差别的 输入 信号. 这 差别的 输入 信号 是 交流-
结合 和 terminated 在 100 Ω 输入 阻抗. 这 全部-
规模 差别的 信号 输入 范围 是 296 mv p-p.
电压 涉及
这 内部的 电压 涉及 的 这 模数转换器 是 管脚 strapped 至 一个
fixed 值 的 0.5 v. 一个 10 µf 电容 应当 是 使用 在
reft 和 refb.
时钟 输入 和 仔细考虑
典型 高 速 adcs 使用 两个都 时钟 edges 至 发生 一个
多样性 的 内部的 定时 信号 和, 作 一个 结果, 能 是
敏感的 至 时钟 职责 循环. commonly, 一个 5% 容忍 是
必需的 在 这 时钟 职责 循环 至 维持 动态
效能 特性.
这 ad15252 提供 独立的 时钟 输入 为 各自 频道.
这 最佳的 效能 是 达到 和 这 clocks 运作
在 这 一样 频率 和 阶段. clocking 这 途径
asynchronously 能 significantly 降级 效能. 在 一些
产品, 它 是 desirable 至 skew 这 时钟 定时 的 调整
途径. 这 ad15252’s 独立的 时钟 输入 准许 时钟
定时 skew (典型地 ±1 ns) 在 这 途径 没有
重大的 效能 降级.
这 ad15252 包含 二 内部的 时钟 职责 循环 stabilizers
(dcs), 一个 为 各自 转换器, 这个 retime 这 nonsampling
边缘, 供应 一个 内部的 时钟 和 一个 名义上的 50% 职责
循环. 输入 时钟 比率 的 在 40 mhz 能 使用 这 dcs 所以 那
一个 宽 范围 的 输入 时钟 职责 循环 能 是 accommodated.
维持 一个 50% 职责 循环 时钟 是 特别 重要的 在
高 速 产品, 当 恰当的 追踪-和-支撑 时间 为
这 转换器 是 必需的 至 维持 高 效能.
这 职责 循环 stabilizer 使用 一个 延迟-锁 循环 至 create 这
nonsampling 边缘. 作 一个 结果, 任何 改变 至 这 抽样
频率 需要 大概 2 µs 至 3 µs 至 准许 这 dll
至 acquire 和 settle 至 这 新 比率.
高 速, 高 决议 adcs 是 敏感的 至 这 质量 的
这 时钟 输入. 这 降级 在 snr 在 一个 给 全部-规模
输入 频率 (f
输入
) 预定的 仅有的 至 aperture jitter (t
J
) 能 是
计算 用
snr 降级
= 20 × log 10 (1/2 ×
p × f
输入
× t
J
)
在 这 等式, 这 rms aperture jitter, t
J
, 代表 这 root-
总 正方形的 的 所有 jitter 来源, 这个 包含 这 时钟 输入,
相似物 输入 信号, 和 模数转换器 aperture jitter 规格.
undersampling 产品 是 特别 敏感的 至 jitter.
为 最优的 效能, 特别 在 具体情况 在哪里 aperture
jitter 能 影响 这 动态 范围 的 这 ad15252, 它 是
重要的 至 降低 输入 时钟 jitter. 这 时钟 输入
电路系统 应当 使用 稳固的 references, 为 例子, 使用 相似物
电源 和 地面 平面 至 发生 这 有效的 高 和 低
数字的 水平 为 这 ad15252 时钟 输入. 电源 供应 为
时钟 驱动器 应当 是 separated 从 这 模数转换器 输出 驱动器
供应 至 避免 调节 这 时钟 信号 和 数字的 噪音.
低 jitter 结晶-控制 oscillators 制造 这 最好的 时钟
来源. 如果 这 时钟 是 发生 从 另一 类型 的 源
(用 gating, dividing, 或者 其它 方法), 它 应当 是 retimed 用
这 原来的 时钟 在 这 last 步伐.
电源 消耗 和 备用物品 模式
这 电源 dissipated 用 这 ad15252 是 均衡的 至 它的
抽样 比率. 这 数字的 (drvdd) 电源 消耗 是
决定 primarily 用 这 力量 的 这 数字的 驱动器 和
这 加载 在 各自 输出 位. 这 数字的 驱动 电流 能 是
计算 用
I
DRVDD
= v
DRVDD
× c
加载
× f
时钟
× n
在哪里:
N
是 这 号码 的 位 changing.
C
加载
是 这 平均 加载 在 这 数字的 管脚 那 changed.
这 相似物 电路系统 是 optimally 片面的 所以 那 各自 速
等级 提供 极好的 效能 当 affording 减少
电源 消耗量. 各自 速 等级 dissipates 一个 baseline
电源 在 低 样本 比率 那 增加 和 时钟 频率.
也 频道 的 这 ad15252 能 是 放置 在 备用物品 模式
independently 用 asserting 这 pdwn_一个 或者 pdwn_b 管脚.
这 最小 备用物品 电源 是 达到 当 两个都 途径
是 放置 在 全部 电源-向下 模式 使用 pdwn_一个 =
pdwn_b = 高. 下面 这个 情况, 这 内部的 references
是 powered 向下. 当 也 或者 两个都 的 这 频道 paths
是 使能 之后 一个 电源-向下, 这 wake-向上 时间 是 直接地
related 至 这 recharging 的 这 reft 和 refb 解耦
电容 和 至 这 持续时间 的 这 电源-向下. 典型地, 它
takes 大概 5 ms 至 restore 全部 运作 和 全部地
释放 10 µf 解耦 电容 在 reft 和 refb.
: 点此下载
